Etusivu Tutki Apua
Rekisteröidy Kirjaudu sisään
RD_Software
/
ark1668ed-bsp
2
0
Fork 0
Tiedostot Ongelmat 0 Pull-pyynnöt 0 Wiki
Branch: develop
Branchit Tagit
ark1668ed-bsp
/
linux
/
drivers
/
gpu
/
drm
/
amd
/
include
/
arct_ip_offset.h

arct_ip_offset.h 79 KB
Pysyvä linkki Historia Raaka

1234567891011121314151617181920212223242526272829303132333435363738394041424344454647484950515253545556575859606162636465666768697071727374757677787980818283848586878889909192939495969798991001011021031041051061071081091101111121131141151161171181191201211221231241251261271281291301311321331341351361371381391401411421431441451461471481491501511521531541551561571581591601611621631641651661671681691701711721731741751761771781791801811821831841851861871881891901911921931941951961971981992002012022032042052062072082092102112122132142152162172182192202212222232242252262272282292302312322332342352362372382392402412422432442452462472482492502512522532542552562572582592602612622632642652662672682692702712722732742752762772782792802812822832842852862872882892902912922932942952962972982993003013023033043053063073083093103113123133143153163173183193203213223233243253263273283293303313323333343353363373383393403413423433443453463473483493503513523533543553563573583593603613623633643653663673683693703713723733743753763773783793803813823833843853863873883893903913923933943953963973983994004014024034044054064074084094104114124134144154164174184194204214224234244254264274284294304314324334344354364374384394404414424434444454464474484494504514524534544554564574584594604614624634644654664674684694704714724734744754764774784794804814824834844854864874884894904914924934944954964974984995005015025035045055065075085095105115125135145155165175185195205215225235245255265275285295305315325335345355365375385395405415425435445455465475485495505515525535545555565575585595605615625635645655665675685695705715725735745755765775785795805815825835845855865875885895905915925935945955965975985996006016026036046056066076086096106116126136146156166176186196206216226236246256266276286296306316326336346356366376386396406416426436446456466476486496506516526536546556566576586596606616626636646656666676686696706716726736746756766776786796806816826836846856866876886896906916926936946956966976986997007017027037047057067077087097107117127137147157167177187197207217227237247257267277287297307317327337347357367377387397407417427437447457467477487497507517527537547557567577587597607617627637647657667677687697707717727737747757767777787797807817827837847857867877887897907917927937947957967977987998008018028038048058068078088098108118128138148158168178188198208218228238248258268278288298308318328338348358368378388398408418428438448458468478488498508518528538548558568578588598608618628638648658668678688698708718728738748758768778788798808818828838848858868878888898908918928938948958968978988999009019029039049059069079089099109119129139149159169179189199209219229239249259269279289299309319329339349359369379389399409419429439449459469479489499509519529539549559569579589599609619629639649659669679689699709719729739749759769779789799809819829839849859869879889899909919929939949959969979989991000100110021003100410051006100710081009101010111012101310141015101610171018101910201021102210231024102510261027102810291030103110321033103410351036103710381039104010411042104310441045104610471048104910501051105210531054105510561057105810591060106110621063106410651066106710681069107010711072107310741075107610771078107910801081108210831084108510861087108810891090109110921093109410951096109710981099110011011102110311041105110611071108110911101111111211131114111511161117111811191120112111221123112411251126112711281129113011311132113311341135113611371138113911401141114211431144114511461147114811491150115111521153115411551156115711581159116011611162116311641165116611671168116911701171117211731174117511761177117811791180118111821183118411851186118711881189119011911192119311941195119611971198119912001201120212031204120512061207120812091210121112121213121412151216121712181219122012211222122312241225122612271228122912301231123212331234123512361237123812391240124112421243124412451246124712481249125012511252125312541255125612571258125912601261126212631264126512661267126812691270127112721273127412751276127712781279128012811282128312841285128612871288128912901291129212931294129512961297129812991300130113021303130413051306130713081309131013111312131313141315131613171318131913201321132213231324132513261327132813291330133113321333133413351336133713381339134013411342134313441345134613471348134913501351135213531354135513561357135813591360136113621363136413651366136713681369137013711372137313741375137613771378137913801381138213831384138513861387138813891390139113921393139413951396139713981399140014011402140314041405140614071408140914101411141214131414141514161417141814191420142114221423142414251426142714281429143014311432143314341435143614371438143914401441144214431444144514461447144814491450145114521453145414551456145714581459146014611462146314641465146614671468146914701471147214731474147514761477147814791480148114821483148414851486148714881489149014911492149314941495149614971498149915001501150215031504150515061507150815091510151115121513151415151516151715181519152015211522152315241525152615271528152915301531153215331534153515361537153815391540154115421543154415451546154715481549155015511552155315541555155615571558155915601561156215631564156515661567156815691570157115721573157415751576157715781579158015811582158315841585158615871588158915901591159215931594159515961597159815991600160116021603160416051606160716081609161016111612161316141615161616171618161916201621162216231624162516261627162816291630163116321633163416351636163716381639164016411642164316441645164616471648 
  1. /*
    2. 

  2.  * Copyright (C) 2018  Advanced Micro Devices, Inc.
    3. 

  3.  *
    4. 

  4.  * Permission is hereby granted, free of charge, to any person obtaining a
    5. 

  5.  * copy of this software and associated documentation files (the "Software"),
    6. 

  6.  * to deal in the Software without restriction, including without limitation
    7. 

  7.  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
    8. 

  8.  * and/or sell copies of the Software, and to permit persons to whom the
    9. 

  9.  * Software is furnished to do so, subject to the following conditions:
    10. 

  10.  *
    11. 

  11.  * The above copyright notice and this permission notice shall be included
    12. 

  12.  * in all copies or substantial portions of the Software.
    13. 

  13.  *
    14. 

  14.  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS
    15. 

  15.  * OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
    16. 

  16.  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
    17. 

  17.  * THE COPYRIGHT HOLDER(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN
    18. 

  18.  * AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
    19. 

  19.  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
    20. 

  20.  */
    21. 

  21. #ifndef _arct_ip_offset_HEADER
    22. 

  22. #define _arct_ip_offset_HEADER
    23. 

  23. 

  24. #define MAX_INSTANCE                                       8
    25. 

  25. #define MAX_SEGMENT                                         6
    26. 

  26. 

  27. 

  28. struct IP_BASE_INSTANCE {
    29. 

  29.     unsigned int segment[MAX_SEGMENT];
    30. 

  30. } __maybe_unused;
    31. 

  31. 

  32. struct IP_BASE {
    33. 

  33.     struct IP_BASE_INSTANCE instance[MAX_INSTANCE];
    34. 

  34. } __maybe_unused;
    35. 

  35. 

  36. 

  37. static const struct IP_BASE ATHUB_BASE            ={ { { { 0x00000C20, 0x00012460, 0x00408C00, 0, 0, 0 } },
    38. 

  38.                                         { { 0, 0, 0, 0, 0, 0 } },
    39. 

  39.                                         { { 0, 0, 0, 0, 0, 0 } },
    40. 

  40.                                         { { 0, 0, 0, 0, 0, 0 } },
    41. 

  41.                                         { { 0, 0, 0, 0, 0, 0 } },
    42. 

  42.                                         { { 0, 0, 0, 0, 0, 0 } },
    43. 

  43.                                         { { 0, 0, 0, 0, 0, 0 } },
    44. 

  44.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    45. 

  45. static const struct IP_BASE CLK_BASE            ={ { { { 0x000120C0, 0x00016C00, 0x00401800, 0, 0, 0 } },
    46. 

  46.                                         { { 0x000120E0, 0x00016E00, 0x00401C00, 0, 0, 0 } },
    47. 

  47.                                         { { 0x00012100, 0x00017000, 0x00402000, 0, 0, 0 } },
    48. 

  48.                                         { { 0x00012120, 0x00017200, 0x00402400, 0, 0, 0 } },
    49. 

  49.                                         { { 0x000136C0, 0x0001B000, 0x0042D800, 0, 0, 0 } },
    50. 

  50.                                         { { 0x00013720, 0x0001B200, 0x0042E400, 0, 0, 0 } },
    51. 

  51.                                         { { 0x000125E0, 0x00017E00, 0x0040BC00, 0, 0, 0 } },
    52. 

  52.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    53. 

  53. static const struct IP_BASE DF_BASE            ={ { { { 0x00007000, 0x000125C0, 0x0040B800, 0, 0, 0 } },
    54. 

  54.                                         { { 0, 0, 0, 0, 0, 0 } },
    55. 

  55.                                         { { 0, 0, 0, 0, 0, 0 } },
    56. 

  56.                                         { { 0, 0, 0, 0, 0, 0 } },
    57. 

  57.                                         { { 0, 0, 0, 0, 0, 0 } },
    58. 

  58.                                         { { 0, 0, 0, 0, 0, 0 } },
    59. 

  59.                                         { { 0, 0, 0, 0, 0, 0 } },
    60. 

  60.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    61. 

  61. static const struct IP_BASE FUSE_BASE            ={ { { { 0x000120A0, 0x00017400, 0x00401400, 0, 0, 0 } },
    62. 

  62.                                         { { 0, 0, 0, 0, 0, 0 } },
    63. 

  63.                                         { { 0, 0, 0, 0, 0, 0 } },
    64. 

  64.                                         { { 0, 0, 0, 0, 0, 0 } },
    65. 

  65.                                         { { 0, 0, 0, 0, 0, 0 } },
    66. 

  66.                                         { { 0, 0, 0, 0, 0, 0 } },
    67. 

  67.                                         { { 0, 0, 0, 0, 0, 0 } },
    68. 

  68.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    69. 

  69. static const struct IP_BASE GC_BASE            ={ { { { 0x00002000, 0x0000A000, 0x00012160, 0x00402C00, 0, 0 } },
    70. 

  70.                                         { { 0, 0, 0, 0, 0, 0 } },
    71. 

  71.                                         { { 0, 0, 0, 0, 0, 0 } },
    72. 

  72.                                         { { 0, 0, 0, 0, 0, 0 } },
    73. 

  73.                                         { { 0, 0, 0, 0, 0, 0 } },
    74. 

  74.                                         { { 0, 0, 0, 0, 0, 0 } },
    75. 

  75.                                         { { 0, 0, 0, 0, 0, 0 } },
    76. 

  76.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    77. 

  77. static const struct IP_BASE HDP_BASE            ={ { { { 0x00000F20, 0x00012520, 0x0040A400, 0, 0, 0 } },
    78. 

  78.                                         { { 0, 0, 0, 0, 0, 0 } },
    79. 

  79.                                         { { 0, 0, 0, 0, 0, 0 } },
    80. 

  80.                                         { { 0, 0, 0, 0, 0, 0 } },
    81. 

  81.                                         { { 0, 0, 0, 0, 0, 0 } },
    82. 

  82.                                         { { 0, 0, 0, 0, 0, 0 } },
    83. 

  83.                                         { { 0, 0, 0, 0, 0, 0 } },
    84. 

  84.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    85. 

  85. static const struct IP_BASE MMHUB_BASE            ={ { { { 0x00012440, 0x0001A000, 0x00408800, 0, 0, 0 } },
    86. 

  86.                                         { { 0, 0, 0, 0, 0, 0 } },
    87. 

  87.                                         { { 0, 0, 0, 0, 0, 0 } },
    88. 

  88.                                         { { 0, 0, 0, 0, 0, 0 } },
    89. 

  89.                                         { { 0, 0, 0, 0, 0, 0 } },
    90. 

  90.                                         { { 0, 0, 0, 0, 0, 0 } },
    91. 

  91.                                         { { 0, 0, 0, 0, 0, 0 } },
    92. 

  92.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    93. 

  93. static const struct IP_BASE MP0_BASE            ={ { { { 0x00016000, 0, 0, 0, 0, 0 } },
    94. 

  94.                                         { { 0, 0, 0, 0, 0, 0 } },
    95. 

  95.                                         { { 0, 0, 0, 0, 0, 0 } },
    96. 

  96.                                         { { 0, 0, 0, 0, 0, 0 } },
    97. 

  97.                                         { { 0, 0, 0, 0, 0, 0 } },
    98. 

  98.                                         { { 0, 0, 0, 0, 0, 0 } },
    99. 

  99.                                         { { 0, 0, 0, 0, 0, 0 } },
    100. 

  100.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    101. 

  101. static const struct IP_BASE MP1_BASE            ={ { { { 0x00016000, 0, 0, 0, 0, 0 } },
    102. 

  102.                                         { { 0, 0, 0, 0, 0, 0 } },
    103. 

  103.                                         { { 0, 0, 0, 0, 0, 0 } },
    104. 

  104.                                         { { 0, 0, 0, 0, 0, 0 } },
    105. 

  105.                                         { { 0, 0, 0, 0, 0, 0 } },
    106. 

  106.                                         { { 0, 0, 0, 0, 0, 0 } },
    107. 

  107.                                         { { 0, 0, 0, 0, 0, 0 } },
    108. 

  108.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    109. 

  109. static const struct IP_BASE NBIF0_BASE            ={ { { { 0x00000000, 0x00000014, 0x00000D20, 0x00010400, 0x00012D80, 0x0041B000 } },
    110. 

  110.                                         { { 0, 0, 0, 0, 0, 0 } },
    111. 

  111.                                         { { 0, 0, 0, 0, 0, 0 } },
    112. 

  112.                                         { { 0, 0, 0, 0, 0, 0 } },
    113. 

  113.                                         { { 0, 0, 0, 0, 0, 0 } },
    114. 

  114.                                         { { 0, 0, 0, 0, 0, 0 } },
    115. 

  115.                                         { { 0, 0, 0, 0, 0, 0 } },
    116. 

  116.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    117. 

  117. static const struct IP_BASE OSSSYS_BASE            ={ { { { 0x000010A0, 0x00012500, 0x0040A000, 0, 0, 0 } },
    118. 

  118.                                         { { 0, 0, 0, 0, 0, 0 } },
    119. 

  119.                                         { { 0, 0, 0, 0, 0, 0 } },
    120. 

  120.                                         { { 0, 0, 0, 0, 0, 0 } },
    121. 

  121.                                         { { 0, 0, 0, 0, 0, 0 } },
    122. 

  122.                                         { { 0, 0, 0, 0, 0, 0 } },
    123. 

  123.                                         { { 0, 0, 0, 0, 0, 0 } },
    124. 

  124.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    125. 

  125. static const struct IP_BASE PCIE0_BASE            ={ { { { 0x000128C0, 0x00411800, 0x04440000, 0, 0, 0 } },
    126. 

  126.                                         { { 0, 0, 0, 0, 0, 0 } },
    127. 

  127.                                         { { 0, 0, 0, 0, 0, 0 } },
    128. 

  128.                                         { { 0, 0, 0, 0, 0, 0 } },
    129. 

  129.                                         { { 0, 0, 0, 0, 0, 0 } },
    130. 

  130.                                         { { 0, 0, 0, 0, 0, 0 } },
    131. 

  131.                                         { { 0, 0, 0, 0, 0, 0 } },
    132. 

  132.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    133. 

  133. static const struct IP_BASE SDMA0_BASE            ={ { { { 0x00001260, 0x00012540, 0x0040A800, 0, 0, 0 } },
    134. 

  134.                                         { { 0, 0, 0, 0, 0, 0 } },
    135. 

  135.                                         { { 0, 0, 0, 0, 0, 0 } },
    136. 

  136.                                         { { 0, 0, 0, 0, 0, 0 } },
    137. 

  137.                                         { { 0, 0, 0, 0, 0, 0 } },
    138. 

  138.                                         { { 0, 0, 0, 0, 0, 0 } },
    139. 

  139.                                         { { 0, 0, 0, 0, 0, 0 } },
    140. 

  140.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    141. 

  141. static const struct IP_BASE SDMA1_BASE            ={ { { { 0x00001860, 0x00012560, 0x0040AC00, 0, 0, 0 } },
    142. 

  142.                                         { { 0, 0, 0, 0, 0, 0 } },
    143. 

  143.                                         { { 0, 0, 0, 0, 0, 0 } },
    144. 

  144.                                         { { 0, 0, 0, 0, 0, 0 } },
    145. 

  145.                                         { { 0, 0, 0, 0, 0, 0 } },
    146. 

  146.                                         { { 0, 0, 0, 0, 0, 0 } },
    147. 

  147.                                         { { 0, 0, 0, 0, 0, 0 } },
    148. 

  148.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    149. 

  149. static const struct IP_BASE SDMA2_BASE            ={ { { { 0x00013760, 0x0001E000, 0x0042EC00, 0, 0, 0 } },
    150. 

  150.                                         { { 0, 0, 0, 0, 0, 0 } },
    151. 

  151.                                         { { 0, 0, 0, 0, 0, 0 } },
    152. 

  152.                                         { { 0, 0, 0, 0, 0, 0 } },
    153. 

  153.                                         { { 0, 0, 0, 0, 0, 0 } },
    154. 

  154.                                         { { 0, 0, 0, 0, 0, 0 } },
    155. 

  155.                                         { { 0, 0, 0, 0, 0, 0 } },
    156. 

  156.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    157. 

  157. static const struct IP_BASE SDMA3_BASE            ={ { { { 0x00013780, 0x0001E400, 0x0042F000, 0, 0, 0 } },
    158. 

  158.                                         { { 0, 0, 0, 0, 0, 0 } },
    159. 

  159.                                         { { 0, 0, 0, 0, 0, 0 } },
    160. 

  160.                                         { { 0, 0, 0, 0, 0, 0 } },
    161. 

  161.                                         { { 0, 0, 0, 0, 0, 0 } },
    162. 

  162.                                         { { 0, 0, 0, 0, 0, 0 } },
    163. 

  163.                                         { { 0, 0, 0, 0, 0, 0 } },
    164. 

  164.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    165. 

  165. static const struct IP_BASE SDMA4_BASE            ={ { { { 0x000137A0, 0x0001E800, 0x0042F400, 0, 0, 0 } },
    166. 

  166.                                         { { 0, 0, 0, 0, 0, 0 } },
    167. 

  167.                                         { { 0, 0, 0, 0, 0, 0 } },
    168. 

  168.                                         { { 0, 0, 0, 0, 0, 0 } },
    169. 

  169.                                         { { 0, 0, 0, 0, 0, 0 } },
    170. 

  170.                                         { { 0, 0, 0, 0, 0, 0 } },
    171. 

  171.                                         { { 0, 0, 0, 0, 0, 0 } },
    172. 

  172.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    173. 

  173. static const struct IP_BASE SDMA5_BASE            ={ { { { 0x000137C0, 0x0001EC00, 0x0042F800, 0, 0, 0 } },
    174. 

  174.                                         { { 0, 0, 0, 0, 0, 0 } },
    175. 

  175.                                         { { 0, 0, 0, 0, 0, 0 } },
    176. 

  176.                                         { { 0, 0, 0, 0, 0, 0 } },
    177. 

  177.                                         { { 0, 0, 0, 0, 0, 0 } },
    178. 

  178.                                         { { 0, 0, 0, 0, 0, 0 } },
    179. 

  179.                                         { { 0, 0, 0, 0, 0, 0 } },
    180. 

  180.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    181. 

  181. static const struct IP_BASE SDMA6_BASE            ={ { { { 0x000137E0, 0x0001F000, 0x0042FC00, 0, 0, 0 } },
    182. 

  182.                                        { { 0, 0, 0, 0, 0, 0 } },
    183. 

  183.                                         { { 0, 0, 0, 0, 0, 0 } },
    184. 

  184.                                         { { 0, 0, 0, 0, 0, 0 } },
    185. 

  185.                                         { { 0, 0, 0, 0, 0, 0 } },
    186. 

  186.                                         { { 0, 0, 0, 0, 0, 0 } },
    187. 

  187.                                         { { 0, 0, 0, 0, 0, 0 } },
    188. 

  188.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    189. 

  189. static const struct IP_BASE SDMA7_BASE            ={ { { { 0x00013800, 0x0001F400, 0x00430000, 0, 0, 0 } },
    190. 

  190.                                         { { 0, 0, 0, 0, 0, 0 } },
    191. 

  191.                                         { { 0, 0, 0, 0, 0, 0 } },
    192. 

  192.                                         { { 0, 0, 0, 0, 0, 0 } },
    193. 

  193.                                         { { 0, 0, 0, 0, 0, 0 } },
    194. 

  194.                                         { { 0, 0, 0, 0, 0, 0 } },
    195. 

  195.                                         { { 0, 0, 0, 0, 0, 0 } },
    196. 

  196.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    197. 

  197. static const struct IP_BASE SMUIO_BASE            ={ { { { 0x00016800, 0x00016A00, 0, 0, 0, 0 } },
    198. 

  198.                                         { { 0, 0, 0, 0, 0, 0 } },
    199. 

  199.                                         { { 0, 0, 0, 0, 0, 0 } },
    200. 

  200.                                         { { 0, 0, 0, 0, 0, 0 } },
    201. 

  201.                                         { { 0, 0, 0, 0, 0, 0 } },
    202. 

  202.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    203. 

  203. static const struct IP_BASE THM_BASE            ={ { { { 0x00016600, 0, 0, 0, 0, 0 } },
    204. 

  204.                                         { { 0, 0, 0, 0, 0, 0 } },
    205. 

  205.                                         { { 0, 0, 0, 0, 0, 0 } },
    206. 

  206.                                         { { 0, 0, 0, 0, 0, 0 } },
    207. 

  207.                                         { { 0, 0, 0, 0, 0, 0 } },
    208. 

  208.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    209. 

  209. static const struct IP_BASE UMC_BASE            ={ { { { 0x000132C0, 0x00014000, 0x00425800, 0, 0, 0 } },
    210. 

  210.                                         { { 0x000132E0, 0x00054000, 0x00425C00, 0, 0, 0 } },
    211. 

  211.                                         { { 0x00013300, 0x00094000, 0x00426000, 0, 0, 0 } },
    212. 

  212.                                         { { 0x00013320, 0x000D4000, 0x00426400, 0, 0, 0 } },
    213. 

  213.                                         { { 0x00013340, 0x00114000, 0x00426800, 0, 0, 0 } },
    214. 

  214.                                         { { 0x00013360, 0x00154000, 0x00426C00, 0, 0, 0 } },
    215. 

  215.                                         { { 0x00013380, 0x00194000, 0x00427000, 0, 0, 0 } },
    216. 

  216.                                         { { 0x000133A0, 0x001D4000, 0x00427400, 0, 0, 0 } } } };
    217. 

  217. static const struct IP_BASE UVD_BASE            ={ { { { 0x00007800, 0x00007E00, 0x00012180, 0x00403000, 0, 0 } },
    218. 

  218.                                         { { 0x00007A00, 0x00009000, 0x000136E0, 0x0042DC00, 0, 0 } },
    219. 

  219.                                         { { 0, 0, 0, 0, 0, 0 } },
    220. 

  220.                                         { { 0, 0, 0, 0, 0, 0 } },
    221. 

  221.                                         { { 0, 0, 0, 0, 0, 0 } },
    222. 

  222.                                         { { 0, 0, 0, 0, 0, 0 } },
    223. 

  223.                                         { { 0, 0, 0, 0, 0, 0 } },
    224. 

  224.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    225. 

  225. static const struct IP_BASE DBGU_IO_BASE            ={ { { { 0x000001E0, 0x000125A0, 0x0040B400, 0, 0, 0 } },
    226. 

  226.                                         { { 0, 0, 0, 0, 0, 0 } },
    227. 

  227.                                         { { 0, 0, 0, 0, 0, 0 } },
    228. 

  228.                                         { { 0, 0, 0, 0, 0, 0 } },
    229. 

  229.                                         { { 0, 0, 0, 0, 0, 0 } },
    230. 

  230.                                         { { 0, 0, 0, 0, 0, 0 } },
    231. 

  231.                                         { { 0, 0, 0, 0, 0, 0 } },
    232. 

  232.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    233. 

  233. static const struct IP_BASE RSMU_BASE            ={ { { { 0x00012000, 0, 0, 0, 0, 0 } },
    234. 

  234.                                         { { 0, 0, 0, 0, 0, 0 } },
    235. 

  235.                                         { { 0, 0, 0, 0, 0, 0 } },
    236. 

  236.                                         { { 0, 0, 0, 0, 0, 0 } },
    237. 

  237.                                         { { 0, 0, 0, 0, 0, 0 } },
    238. 

  238.                                         { { 0, 0, 0, 0, 0, 0 } },
    239. 

  239.                                         { { 0, 0, 0, 0, 0, 0 } },
    240. 

  240.                                         { { 0, 0, 0, 0, 0, 0 } } } };
    241. 

  241. 

  242. 

  243. 

  244. #define ATHUB_BASE__INST0_SEG0                     0x00000C20
    245. 

  245. #define ATHUB_BASE__INST0_SEG1                     0x00012460
    246. 

  246. #define ATHUB_BASE__INST0_SEG2                     0x00408C00
    247. 

  247. #define ATHUB_BASE__INST0_SEG3                     0
    248. 

  248. #define ATHUB_BASE__INST0_SEG4                     0
    249. 

  249. #define ATHUB_BASE__INST0_SEG5                     0
    250. 

  250. 

  251. #define ATHUB_BASE__INST1_SEG0                     0
    252. 

  252. #define ATHUB_BASE__INST1_SEG1                     0
    253. 

  253. #define ATHUB_BASE__INST1_SEG2                     0
    254. 

  254. #define ATHUB_BASE__INST1_SEG3                     0
    255. 

  255. #define ATHUB_BASE__INST1_SEG4                     0
    256. 

  256. #define ATHUB_BASE__INST1_SEG5                     0
    257. 

  257. 

  258. #define ATHUB_BASE__INST2_SEG0                     0
    259. 

  259. #define ATHUB_BASE__INST2_SEG1                     0
    260. 

  260. #define ATHUB_BASE__INST2_SEG2                     0
    261. 

  261. #define ATHUB_BASE__INST2_SEG3                     0
    262. 

  262. #define ATHUB_BASE__INST2_SEG4                     0
    263. 

  263. #define ATHUB_BASE__INST2_SEG5                     0
    264. 

  264. 

  265. #define ATHUB_BASE__INST3_SEG0                     0
    266. 

  266. #define ATHUB_BASE__INST3_SEG1                     0
    267. 

  267. #define ATHUB_BASE__INST3_SEG2                     0
    268. 

  268. #define ATHUB_BASE__INST3_SEG3                     0
    269. 

  269. #define ATHUB_BASE__INST3_SEG4                     0
    270. 

  270. #define ATHUB_BASE__INST3_SEG5                     0
    271. 

  271. 

  272. #define ATHUB_BASE__INST4_SEG0                     0
    273. 

  273. #define ATHUB_BASE__INST4_SEG1                     0
    274. 

  274. #define ATHUB_BASE__INST4_SEG2                     0
    275. 

  275. #define ATHUB_BASE__INST4_SEG3                     0
    276. 

  276. #define ATHUB_BASE__INST4_SEG4                     0
    277. 

  277. #define ATHUB_BASE__INST4_SEG5                     0
    278. 

  278. 

  279. #define ATHUB_BASE__INST5_SEG0                     0
    280. 

  280. #define ATHUB_BASE__INST5_SEG1                     0
    281. 

  281. #define ATHUB_BASE__INST5_SEG2                     0
    282. 

  282. #define ATHUB_BASE__INST5_SEG3                     0
    283. 

  283. #define ATHUB_BASE__INST5_SEG4                     0
    284. 

  284. #define ATHUB_BASE__INST5_SEG5                     0
    285. 

  285. 

  286. #define ATHUB_BASE__INST6_SEG0                     0
    287. 

  287. #define ATHUB_BASE__INST6_SEG1                     0
    288. 

  288. #define ATHUB_BASE__INST6_SEG2                     0
    289. 

  289. #define ATHUB_BASE__INST6_SEG3                     0
    290. 

  290. #define ATHUB_BASE__INST6_SEG4                     0
    291. 

  291. #define ATHUB_BASE__INST6_SEG5                     0
    292. 

  292. 

  293. #define ATHUB_BASE__INST7_SEG0                     0
    294. 

  294. #define ATHUB_BASE__INST7_SEG1                     0
    295. 

  295. #define ATHUB_BASE__INST7_SEG2                     0
    296. 

  296. #define ATHUB_BASE__INST7_SEG3                     0
    297. 

  297. #define ATHUB_BASE__INST7_SEG4                     0
    298. 

  298. #define ATHUB_BASE__INST7_SEG5                     0
    299. 

  299. 

  300. #define CLK_BASE__INST0_SEG0                       0x000120C0
    301. 

  301. #define CLK_BASE__INST0_SEG1                       0x00016C00
    302. 

  302. #define CLK_BASE__INST0_SEG2                       0x00401800
    303. 

  303. #define CLK_BASE__INST0_SEG3                       0
    304. 

  304. #define CLK_BASE__INST0_SEG4                       0
    305. 

  305. #define CLK_BASE__INST0_SEG5                       0
    306. 

  306. 

  307. #define CLK_BASE__INST1_SEG0                       0x000120E0
    308. 

  308. #define CLK_BASE__INST1_SEG1                       0x00016E00
    309. 

  309. #define CLK_BASE__INST1_SEG2                       0x00401C00
    310. 

  310. #define CLK_BASE__INST1_SEG3                       0
    311. 

  311. #define CLK_BASE__INST1_SEG4                       0
    312. 

  312. #define CLK_BASE__INST1_SEG5                       0
    313. 

  313. 

  314. #define CLK_BASE__INST2_SEG0                       0x00012100
    315. 

  315. #define CLK_BASE__INST2_SEG1                       0x00017000
    316. 

  316. #define CLK_BASE__INST2_SEG2                       0x00402000
    317. 

  317. #define CLK_BASE__INST2_SEG3                       0
    318. 

  318. #define CLK_BASE__INST2_SEG4                       0
    319. 

  319. #define CLK_BASE__INST2_SEG5                       0
    320. 

  320. 

  321. #define CLK_BASE__INST3_SEG0                       0x00012120
    322. 

  322. #define CLK_BASE__INST3_SEG1                       0x00017200
    323. 

  323. #define CLK_BASE__INST3_SEG2                       0x00402400
    324. 

  324. #define CLK_BASE__INST3_SEG3                       0
    325. 

  325. #define CLK_BASE__INST3_SEG4                       0
    326. 

  326. #define CLK_BASE__INST3_SEG5                       0
    327. 

  327. 

  328. #define CLK_BASE__INST4_SEG0                       0x000136C0
    329. 

  329. #define CLK_BASE__INST4_SEG1                       0x0001B000
    330. 

  330. #define CLK_BASE__INST4_SEG2                       0x0042D800
    331. 

  331. #define CLK_BASE__INST4_SEG3                       0
    332. 

  332. #define CLK_BASE__INST4_SEG4                       0
    333. 

  333. #define CLK_BASE__INST4_SEG5                       0
    334. 

  334. 

  335. #define CLK_BASE__INST5_SEG0                       0x00013720
    336. 

  336. #define CLK_BASE__INST5_SEG1                       0x0001B200
    337. 

  337. #define CLK_BASE__INST5_SEG2                       0x0042E400
    338. 

  338. #define CLK_BASE__INST5_SEG3                       0
    339. 

  339. #define CLK_BASE__INST5_SEG4                       0
    340. 

  340. #define CLK_BASE__INST5_SEG5                       0
    341. 

  341. 

  342. #define CLK_BASE__INST6_SEG0                       0x000125E0
    343. 

  343. #define CLK_BASE__INST6_SEG1                       0x00017E00
    344. 

  344. #define CLK_BASE__INST6_SEG2                       0x0040BC00
    345. 

  345. #define CLK_BASE__INST6_SEG3                       0
    346. 

  346. #define CLK_BASE__INST6_SEG4                       0
    347. 

  347. #define CLK_BASE__INST6_SEG5                       0
    348. 

  348. 

  349. #define CLK_BASE__INST7_SEG0                       0
    350. 

  350. #define CLK_BASE__INST7_SEG1                       0
    351. 

  351. #define CLK_BASE__INST7_SEG2                       0
    352. 

  352. #define CLK_BASE__INST7_SEG3                       0
    353. 

  353. #define CLK_BASE__INST7_SEG4                       0
    354. 

  354. #define CLK_BASE__INST7_SEG5                       0
    355. 

  355. 

  356. #define DF_BASE__INST0_SEG0                        0x00007000
    357. 

  357. #define DF_BASE__INST0_SEG1                        0x000125C0
    358. 

  358. #define DF_BASE__INST0_SEG2                        0x0040B800
    359. 

  359. #define DF_BASE__INST0_SEG3                        0
    360. 

  360. #define DF_BASE__INST0_SEG4                        0
    361. 

  361. #define DF_BASE__INST0_SEG5                        0
    362. 

  362. 

  363. #define DF_BASE__INST1_SEG0                        0
    364. 

  364. #define DF_BASE__INST1_SEG1                        0
    365. 

  365. #define DF_BASE__INST1_SEG2                        0
    366. 

  366. #define DF_BASE__INST1_SEG3                        0
    367. 

  367. #define DF_BASE__INST1_SEG4                        0
    368. 

  368. #define DF_BASE__INST1_SEG5                        0
    369. 

  369. 

  370. #define DF_BASE__INST2_SEG0                        0
    371. 

  371. #define DF_BASE__INST2_SEG1                        0
    372. 

  372. #define DF_BASE__INST2_SEG2                        0
    373. 

  373. #define DF_BASE__INST2_SEG3                        0
    374. 

  374. #define DF_BASE__INST2_SEG4                        0
    375. 

  375. #define DF_BASE__INST2_SEG5                        0
    376. 

  376. 

  377. #define DF_BASE__INST3_SEG0                        0
    378. 

  378. #define DF_BASE__INST3_SEG1                        0
    379. 

  379. #define DF_BASE__INST3_SEG2                        0
    380. 

  380. #define DF_BASE__INST3_SEG3                        0
    381. 

  381. #define DF_BASE__INST3_SEG4                        0
    382. 

  382. #define DF_BASE__INST3_SEG5                        0
    383. 

  383. 

  384. #define DF_BASE__INST4_SEG0                        0
    385. 

  385. #define DF_BASE__INST4_SEG1                        0
    386. 

  386. #define DF_BASE__INST4_SEG2                        0
    387. 

  387. #define DF_BASE__INST4_SEG3                        0
    388. 

  388. #define DF_BASE__INST4_SEG4                        0
    389. 

  389. #define DF_BASE__INST4_SEG5                        0
    390. 

  390. 

  391. #define DF_BASE__INST5_SEG0                        0
    392. 

  392. #define DF_BASE__INST5_SEG1                        0
    393. 

  393. #define DF_BASE__INST5_SEG2                        0
    394. 

  394. #define DF_BASE__INST5_SEG3                        0
    395. 

  395. #define DF_BASE__INST5_SEG4                        0
    396. 

  396. #define DF_BASE__INST5_SEG5                        0
    397. 

  397. 

  398. #define DF_BASE__INST6_SEG0                        0
    399. 

  399. #define DF_BASE__INST6_SEG1                        0
    400. 

  400. #define DF_BASE__INST6_SEG2                        0
    401. 

  401. #define DF_BASE__INST6_SEG3                        0
    402. 

  402. #define DF_BASE__INST6_SEG4                        0
    403. 

  403. #define DF_BASE__INST6_SEG5                        0
    404. 

  404. 

  405. #define DF_BASE__INST7_SEG0                        0
    406. 

  406. #define DF_BASE__INST7_SEG1                        0
    407. 

  407. #define DF_BASE__INST7_SEG2                        0
    408. 

  408. #define DF_BASE__INST7_SEG3                        0
    409. 

  409. #define DF_BASE__INST7_SEG4                        0
    410. 

  410. #define DF_BASE__INST7_SEG5                        0
    411. 

  411. 

  412. #define FUSE_BASE__INST0_SEG0                      0x000120A0
    413. 

  413. #define FUSE_BASE__INST0_SEG1                      0x00017400
    414. 

  414. #define FUSE_BASE__INST0_SEG2                      0x00401400
    415. 

  415. #define FUSE_BASE__INST0_SEG3                      0
    416. 

  416. #define FUSE_BASE__INST0_SEG4                      0
    417. 

  417. #define FUSE_BASE__INST0_SEG5                      0
    418. 

  418. 

  419. #define FUSE_BASE__INST1_SEG0                      0
    420. 

  420. #define FUSE_BASE__INST1_SEG1                      0
    421. 

  421. #define FUSE_BASE__INST1_SEG2                      0
    422. 

  422. #define FUSE_BASE__INST1_SEG3                      0
    423. 

  423. #define FUSE_BASE__INST1_SEG4                      0
    424. 

  424. #define FUSE_BASE__INST1_SEG5                      0
    425. 

  425. 

  426. #define FUSE_BASE__INST2_SEG0                      0
    427. 

  427. #define FUSE_BASE__INST2_SEG1                      0
    428. 

  428. #define FUSE_BASE__INST2_SEG2                      0
    429. 

  429. #define FUSE_BASE__INST2_SEG3                      0
    430. 

  430. #define FUSE_BASE__INST2_SEG4                      0
    431. 

  431. #define FUSE_BASE__INST2_SEG5                      0
    432. 

  432. 

  433. #define FUSE_BASE__INST3_SEG0                      0
    434. 

  434. #define FUSE_BASE__INST3_SEG1                      0
    435. 

  435. #define FUSE_BASE__INST3_SEG2                      0
    436. 

  436. #define FUSE_BASE__INST3_SEG3                      0
    437. 

  437. #define FUSE_BASE__INST3_SEG4                      0
    438. 

  438. #define FUSE_BASE__INST3_SEG5                      0
    439. 

  439. 

  440. #define FUSE_BASE__INST4_SEG0                      0
    441. 

  441. #define FUSE_BASE__INST4_SEG1                      0
    442. 

  442. #define FUSE_BASE__INST4_SEG2                      0
    443. 

  443. #define FUSE_BASE__INST4_SEG3                      0
    444. 

  444. #define FUSE_BASE__INST4_SEG4                      0
    445. 

  445. #define FUSE_BASE__INST4_SEG5                      0
    446. 

  446. 

  447. #define FUSE_BASE__INST5_SEG0                      0
    448. 

  448. #define FUSE_BASE__INST5_SEG1                      0
    449. 

  449. #define FUSE_BASE__INST5_SEG2                      0
    450. 

  450. #define FUSE_BASE__INST5_SEG3                      0
    451. 

  451. #define FUSE_BASE__INST5_SEG4                      0
    452. 

  452. #define FUSE_BASE__INST5_SEG5                      0
    453. 

  453. 

  454. #define FUSE_BASE__INST6_SEG0                      0
    455. 

  455. #define FUSE_BASE__INST6_SEG1                      0
    456. 

  456. #define FUSE_BASE__INST6_SEG2                      0
    457. 

  457. #define FUSE_BASE__INST6_SEG3                      0
    458. 

  458. #define FUSE_BASE__INST6_SEG4                      0
    459. 

  459. #define FUSE_BASE__INST6_SEG5                      0
    460. 

  460. 

  461. #define FUSE_BASE__INST7_SEG0                      0
    462. 

  462. #define FUSE_BASE__INST7_SEG1                      0
    463. 

  463. #define FUSE_BASE__INST7_SEG2                      0
    464. 

  464. #define FUSE_BASE__INST7_SEG3                      0
    465. 

  465. #define FUSE_BASE__INST7_SEG4                      0
    466. 

  466. #define FUSE_BASE__INST7_SEG5                      0
    467. 

  467. 

  468. #define GC_BASE__INST0_SEG0                        0x00002000
    469. 

  469. #define GC_BASE__INST0_SEG1                        0x0000A000
    470. 

  470. #define GC_BASE__INST0_SEG2                        0x00012160
    471. 

  471. #define GC_BASE__INST0_SEG3                        0x00402C00
    472. 

  472. #define GC_BASE__INST0_SEG4                        0
    473. 

  473. #define GC_BASE__INST0_SEG5                        0
    474. 

  474. 

  475. #define GC_BASE__INST1_SEG0                        0
    476. 

  476. #define GC_BASE__INST1_SEG1                        0
    477. 

  477. #define GC_BASE__INST1_SEG2                        0
    478. 

  478. #define GC_BASE__INST1_SEG3                        0
    479. 

  479. #define GC_BASE__INST1_SEG4                        0
    480. 

  480. #define GC_BASE__INST1_SEG5                        0
    481. 

  481. 

  482. #define GC_BASE__INST2_SEG0                        0
    483. 

  483. #define GC_BASE__INST2_SEG1                        0
    484. 

  484. #define GC_BASE__INST2_SEG2                        0
    485. 

  485. #define GC_BASE__INST2_SEG3                        0
    486. 

  486. #define GC_BASE__INST2_SEG4                        0
    487. 

  487. #define GC_BASE__INST2_SEG5                        0
    488. 

  488. 

  489. #define GC_BASE__INST3_SEG0                        0
    490. 

  490. #define GC_BASE__INST3_SEG1                        0
    491. 

  491. #define GC_BASE__INST3_SEG2                        0
    492. 

  492. #define GC_BASE__INST3_SEG3                        0
    493. 

  493. #define GC_BASE__INST3_SEG4                        0
    494. 

  494. #define GC_BASE__INST3_SEG5                        0
    495. 

  495. 

  496. #define GC_BASE__INST4_SEG0                        0
    497. 

  497. #define GC_BASE__INST4_SEG1                        0
    498. 

  498. #define GC_BASE__INST4_SEG2                        0
    499. 

  499. #define GC_BASE__INST4_SEG3                        0
    500. 

  500. #define GC_BASE__INST4_SEG4                        0
    501. 

  501. #define GC_BASE__INST4_SEG5                        0
    502. 

  502. 

  503. #define GC_BASE__INST5_SEG0                        0
    504. 

  504. #define GC_BASE__INST5_SEG1                        0
    505. 

  505. #define GC_BASE__INST5_SEG2                        0
    506. 

  506. #define GC_BASE__INST5_SEG3                        0
    507. 

  507. #define GC_BASE__INST5_SEG4                        0
    508. 

  508. #define GC_BASE__INST5_SEG5                        0
    509. 

  509. 

  510. #define GC_BASE__INST6_SEG0                        0
    511. 

  511. #define GC_BASE__INST6_SEG1                        0
    512. 

  512. #define GC_BASE__INST6_SEG2                        0
    513. 

  513. #define GC_BASE__INST6_SEG3                        0
    514. 

  514. #define GC_BASE__INST6_SEG4                        0
    515. 

  515. #define GC_BASE__INST6_SEG5                        0
    516. 

  516. 

  517. #define GC_BASE__INST7_SEG0                        0
    518. 

  518. #define GC_BASE__INST7_SEG1                        0
    519. 

  519. #define GC_BASE__INST7_SEG2                        0
    520. 

  520. #define GC_BASE__INST7_SEG3                        0
    521. 

  521. #define GC_BASE__INST7_SEG4                        0
    522. 

  522. #define GC_BASE__INST7_SEG5                        0
    523. 

  523. 

  524. #define HDP_BASE__INST0_SEG0                       0x00000F20
    525. 

  525. #define HDP_BASE__INST0_SEG1                       0x00012520
    526. 

  526. #define HDP_BASE__INST0_SEG2                       0x0040A400
    527. 

  527. #define HDP_BASE__INST0_SEG3                       0
    528. 

  528. #define HDP_BASE__INST0_SEG4                       0
    529. 

  529. #define HDP_BASE__INST0_SEG5                       0
    530. 

  530. 

  531. #define HDP_BASE__INST1_SEG0                       0
    532. 

  532. #define HDP_BASE__INST1_SEG1                       0
    533. 

  533. #define HDP_BASE__INST1_SEG2                       0
    534. 

  534. #define HDP_BASE__INST1_SEG3                       0
    535. 

  535. #define HDP_BASE__INST1_SEG4                       0
    536. 

  536. #define HDP_BASE__INST1_SEG5                       0
    537. 

  537. 

  538. #define HDP_BASE__INST2_SEG0                       0
    539. 

  539. #define HDP_BASE__INST2_SEG1                       0
    540. 

  540. #define HDP_BASE__INST2_SEG2                       0
    541. 

  541. #define HDP_BASE__INST2_SEG3                       0
    542. 

  542. #define HDP_BASE__INST2_SEG4                       0
    543. 

  543. #define HDP_BASE__INST2_SEG5                       0
    544. 

  544. 

  545. #define HDP_BASE__INST3_SEG0                       0
    546. 

  546. #define HDP_BASE__INST3_SEG1                       0
    547. 

  547. #define HDP_BASE__INST3_SEG2                       0
    548. 

  548. #define HDP_BASE__INST3_SEG3                       0
    549. 

  549. #define HDP_BASE__INST3_SEG4                       0
    550. 

  550. #define HDP_BASE__INST3_SEG5                       0
    551. 

  551. 

  552. #define HDP_BASE__INST4_SEG0                       0
    553. 

  553. #define HDP_BASE__INST4_SEG1                       0
    554. 

  554. #define HDP_BASE__INST4_SEG2                       0
    555. 

  555. #define HDP_BASE__INST4_SEG3                       0
    556. 

  556. #define HDP_BASE__INST4_SEG4                       0
    557. 

  557. #define HDP_BASE__INST4_SEG5                       0
    558. 

  558. 

  559. #define HDP_BASE__INST5_SEG0                       0
    560. 

  560. #define HDP_BASE__INST5_SEG1                       0
    561. 

  561. #define HDP_BASE__INST5_SEG2                       0
    562. 

  562. #define HDP_BASE__INST5_SEG3                       0
    563. 

  563. #define HDP_BASE__INST5_SEG4                       0
    564. 

  564. #define HDP_BASE__INST5_SEG5                       0
    565. 

  565. 

  566. #define HDP_BASE__INST6_SEG0                       0
    567. 

  567. #define HDP_BASE__INST6_SEG1                       0
    568. 

  568. #define HDP_BASE__INST6_SEG2                       0
    569. 

  569. #define HDP_BASE__INST6_SEG3                       0
    570. 

  570. #define HDP_BASE__INST6_SEG4                       0
    571. 

  571. #define HDP_BASE__INST6_SEG5                       0
    572. 

  572. 

  573. #define HDP_BASE__INST7_SEG0                       0
    574. 

  574. #define HDP_BASE__INST7_SEG1                       0
    575. 

  575. #define HDP_BASE__INST7_SEG2                       0
    576. 

  576. #define HDP_BASE__INST7_SEG3                       0
    577. 

  577. #define HDP_BASE__INST7_SEG4                       0
    578. 

  578. #define HDP_BASE__INST7_SEG5                       0
    579. 

  579. 

  580. #define MMHUB_BASE__INST0_SEG0                     0x00012440
    581. 

  581. #define MMHUB_BASE__INST0_SEG1                     0x0001A000
    582. 

  582. #define MMHUB_BASE__INST0_SEG2                     0x00408800
    583. 

  583. #define MMHUB_BASE__INST0_SEG3                     0
    584. 

  584. #define MMHUB_BASE__INST0_SEG4                     0
    585. 

  585. #define MMHUB_BASE__INST0_SEG5                     0
    586. 

  586. 

  587. #define MMHUB_BASE__INST1_SEG0                     0
    588. 

  588. #define MMHUB_BASE__INST1_SEG1                     0
    589. 

  589. #define MMHUB_BASE__INST1_SEG2                     0
    590. 

  590. #define MMHUB_BASE__INST1_SEG3                     0
    591. 

  591. #define MMHUB_BASE__INST1_SEG4                     0
    592. 

  592. #define MMHUB_BASE__INST1_SEG5                     0
    593. 

  593. 

  594. #define MMHUB_BASE__INST2_SEG0                     0
    595. 

  595. #define MMHUB_BASE__INST2_SEG1                     0
    596. 

  596. #define MMHUB_BASE__INST2_SEG2                     0
    597. 

  597. #define MMHUB_BASE__INST2_SEG3                     0
    598. 

  598. #define MMHUB_BASE__INST2_SEG4                     0
    599. 

  599. #define MMHUB_BASE__INST2_SEG5                     0
    600. 

  600. 

  601. #define MMHUB_BASE__INST3_SEG0                     0
    602. 

  602. #define MMHUB_BASE__INST3_SEG1                     0
    603. 

  603. #define MMHUB_BASE__INST3_SEG2                     0
    604. 

  604. #define MMHUB_BASE__INST3_SEG3                     0
    605. 

  605. #define MMHUB_BASE__INST3_SEG4                     0
    606. 

  606. #define MMHUB_BASE__INST3_SEG5                     0
    607. 

  607. 

  608. #define MMHUB_BASE__INST4_SEG0                     0
    609. 

  609. #define MMHUB_BASE__INST4_SEG1                     0
    610. 

  610. #define MMHUB_BASE__INST4_SEG2                     0
    611. 

  611. #define MMHUB_BASE__INST4_SEG3                     0
    612. 

  612. #define MMHUB_BASE__INST4_SEG4                     0
    613. 

  613. #define MMHUB_BASE__INST4_SEG5                     0
    614. 

  614. 

  615. #define MMHUB_BASE__INST5_SEG0                     0
    616. 

  616. #define MMHUB_BASE__INST5_SEG1                     0
    617. 

  617. #define MMHUB_BASE__INST5_SEG2                     0
    618. 

  618. #define MMHUB_BASE__INST5_SEG3                     0
    619. 

  619. #define MMHUB_BASE__INST5_SEG4                     0
    620. 

  620. #define MMHUB_BASE__INST5_SEG5                     0
    621. 

  621. 

  622. #define MMHUB_BASE__INST6_SEG0                     0
    623. 

  623. #define MMHUB_BASE__INST6_SEG1                     0
    624. 

  624. #define MMHUB_BASE__INST6_SEG2                     0
    625. 

  625. #define MMHUB_BASE__INST6_SEG3                     0
    626. 

  626. #define MMHUB_BASE__INST6_SEG4                     0
    627. 

  627. #define MMHUB_BASE__INST6_SEG5                     0
    628. 

  628. 

  629. #define MMHUB_BASE__INST7_SEG0                     0
    630. 

  630. #define MMHUB_BASE__INST7_SEG1                     0
    631. 

  631. #define MMHUB_BASE__INST7_SEG2                     0
    632. 

  632. #define MMHUB_BASE__INST7_SEG3                     0
    633. 

  633. #define MMHUB_BASE__INST7_SEG4                     0
    634. 

  634. #define MMHUB_BASE__INST7_SEG5                     0
    635. 

  635. 

  636. #define MP0_BASE__INST0_SEG0                       0x00013FE0
    637. 

  637. #define MP0_BASE__INST0_SEG1                       0x00016000
    638. 

  638. #define MP0_BASE__INST0_SEG2                       0x0043FC00
    639. 

  639. #define MP0_BASE__INST0_SEG3                       0x00DC0000
    640. 

  640. #define MP0_BASE__INST0_SEG4                       0x00E00000
    641. 

  641. #define MP0_BASE__INST0_SEG5                       0x00E40000
    642. 

  642. 

  643. #define MP0_BASE__INST1_SEG0                       0
    644. 

  644. #define MP0_BASE__INST1_SEG1                       0
    645. 

  645. #define MP0_BASE__INST1_SEG2                       0
    646. 

  646. #define MP0_BASE__INST1_SEG3                       0
    647. 

  647. #define MP0_BASE__INST1_SEG4                       0
    648. 

  648. #define MP0_BASE__INST1_SEG5                       0
    649. 

  649. 

  650. #define MP0_BASE__INST2_SEG0                       0
    651. 

  651. #define MP0_BASE__INST2_SEG1                       0
    652. 

  652. #define MP0_BASE__INST2_SEG2                       0
    653. 

  653. #define MP0_BASE__INST2_SEG3                       0
    654. 

  654. #define MP0_BASE__INST2_SEG4                       0
    655. 

  655. #define MP0_BASE__INST2_SEG5                       0
    656. 

  656. 

  657. #define MP0_BASE__INST3_SEG0                       0
    658. 

  658. #define MP0_BASE__INST3_SEG1                       0
    659. 

  659. #define MP0_BASE__INST3_SEG2                       0
    660. 

  660. #define MP0_BASE__INST3_SEG3                       0
    661. 

  661. #define MP0_BASE__INST3_SEG4                       0
    662. 

  662. #define MP0_BASE__INST3_SEG5                       0
    663. 

  663. 

  664. #define MP0_BASE__INST4_SEG0                       0
    665. 

  665. #define MP0_BASE__INST4_SEG1                       0
    666. 

  666. #define MP0_BASE__INST4_SEG2                       0
    667. 

  667. #define MP0_BASE__INST4_SEG3                       0
    668. 

  668. #define MP0_BASE__INST4_SEG4                       0
    669. 

  669. #define MP0_BASE__INST4_SEG5                       0
    670. 

  670. 

  671. #define MP0_BASE__INST5_SEG0                       0
    672. 

  672. #define MP0_BASE__INST5_SEG1                       0
    673. 

  673. #define MP0_BASE__INST5_SEG2                       0
    674. 

  674. #define MP0_BASE__INST5_SEG3                       0
    675. 

  675. #define MP0_BASE__INST5_SEG4                       0
    676. 

  676. #define MP0_BASE__INST5_SEG5                       0
    677. 

  677. 

  678. #define MP0_BASE__INST6_SEG0                       0
    679. 

  679. #define MP0_BASE__INST6_SEG1                       0
    680. 

  680. #define MP0_BASE__INST6_SEG2                       0
    681. 

  681. #define MP0_BASE__INST6_SEG3                       0
    682. 

  682. #define MP0_BASE__INST6_SEG4                       0
    683. 

  683. #define MP0_BASE__INST6_SEG5                       0
    684. 

  684. 

  685. #define MP0_BASE__INST7_SEG0                       0
    686. 

  686. #define MP0_BASE__INST7_SEG1                       0
    687. 

  687. #define MP0_BASE__INST7_SEG2                       0
    688. 

  688. #define MP0_BASE__INST7_SEG3                       0
    689. 

  689. #define MP0_BASE__INST7_SEG4                       0
    690. 

  690. #define MP0_BASE__INST7_SEG5                       0
    691. 

  691. 

  692. #define MP1_BASE__INST0_SEG0                       0x00012020
    693. 

  693. #define MP1_BASE__INST0_SEG1                       0x00016200
    694. 

  694. #define MP1_BASE__INST0_SEG2                       0x00400400
    695. 

  695. #define MP1_BASE__INST0_SEG3                       0x00E80000
    696. 

  696. #define MP1_BASE__INST0_SEG4                       0x00EC0000
    697. 

  697. #define MP1_BASE__INST0_SEG5                       0x00F00000
    698. 

  698. 

  699. #define MP1_BASE__INST1_SEG0                       0
    700. 

  700. #define MP1_BASE__INST1_SEG1                       0
    701. 

  701. #define MP1_BASE__INST1_SEG2                       0
    702. 

  702. #define MP1_BASE__INST1_SEG3                       0
    703. 

  703. #define MP1_BASE__INST1_SEG4                       0
    704. 

  704. #define MP1_BASE__INST1_SEG5                       0
    705. 

  705. 

  706. #define MP1_BASE__INST2_SEG0                       0
    707. 

  707. #define MP1_BASE__INST2_SEG1                       0
    708. 

  708. #define MP1_BASE__INST2_SEG2                       0
    709. 

  709. #define MP1_BASE__INST2_SEG3                       0
    710. 

  710. #define MP1_BASE__INST2_SEG4                       0
    711. 

  711. #define MP1_BASE__INST2_SEG5                       0
    712. 

  712. 

  713. #define MP1_BASE__INST3_SEG0                       0
    714. 

  714. #define MP1_BASE__INST3_SEG1                       0
    715. 

  715. #define MP1_BASE__INST3_SEG2                       0
    716. 

  716. #define MP1_BASE__INST3_SEG3                       0
    717. 

  717. #define MP1_BASE__INST3_SEG4                       0
    718. 

  718. #define MP1_BASE__INST3_SEG5                       0
    719. 

  719. 

  720. #define MP1_BASE__INST4_SEG0                       0
    721. 

  721. #define MP1_BASE__INST4_SEG1                       0
    722. 

  722. #define MP1_BASE__INST4_SEG2                       0
    723. 

  723. #define MP1_BASE__INST4_SEG3                       0
    724. 

  724. #define MP1_BASE__INST4_SEG4                       0
    725. 

  725. #define MP1_BASE__INST4_SEG5                       0
    726. 

  726. 

  727. #define MP1_BASE__INST5_SEG0                       0
    728. 

  728. #define MP1_BASE__INST5_SEG1                       0
    729. 

  729. #define MP1_BASE__INST5_SEG2                       0
    730. 

  730. #define MP1_BASE__INST5_SEG3                       0
    731. 

  731. #define MP1_BASE__INST5_SEG4                       0
    732. 

  732. #define MP1_BASE__INST5_SEG5                       0
    733. 

  733. 

  734. #define MP1_BASE__INST6_SEG0                       0
    735. 

  735. #define MP1_BASE__INST6_SEG1                       0
    736. 

  736. #define MP1_BASE__INST6_SEG2                       0
    737. 

  737. #define MP1_BASE__INST6_SEG3                       0
    738. 

  738. #define MP1_BASE__INST6_SEG4                       0
    739. 

  739. #define MP1_BASE__INST6_SEG5                       0
    740. 

  740. 

  741. #define MP1_BASE__INST7_SEG0                       0
    742. 

  742. #define MP1_BASE__INST7_SEG1                       0
    743. 

  743. #define MP1_BASE__INST7_SEG2                       0
    744. 

  744. #define MP1_BASE__INST7_SEG3                       0
    745. 

  745. #define MP1_BASE__INST7_SEG4                       0
    746. 

  746. #define MP1_BASE__INST7_SEG5                       0
    747. 

  747. 

  748. #define NBIF0_BASE__INST0_SEG0                     0x00000000
    749. 

  749. #define NBIF0_BASE__INST0_SEG1                     0x00000014
    750. 

  750. #define NBIF0_BASE__INST0_SEG2                     0x00000D20
    751. 

  751. #define NBIF0_BASE__INST0_SEG3                     0x00010400
    752. 

  752. #define NBIF0_BASE__INST0_SEG4                     0x00012D80
    753. 

  753. #define NBIF0_BASE__INST0_SEG5                     0x0041B000
    754. 

  754. 

  755. #define NBIF0_BASE__INST1_SEG0                     0
    756. 

  756. #define NBIF0_BASE__INST1_SEG1                     0
    757. 

  757. #define NBIF0_BASE__INST1_SEG2                     0
    758. 

  758. #define NBIF0_BASE__INST1_SEG3                     0
    759. 

  759. #define NBIF0_BASE__INST1_SEG4                     0
    760. 

  760. #define NBIF0_BASE__INST1_SEG5                     0
    761. 

  761. 

  762. #define NBIF0_BASE__INST2_SEG0                     0
    763. 

  763. #define NBIF0_BASE__INST2_SEG1                     0
    764. 

  764. #define NBIF0_BASE__INST2_SEG2                     0
    765. 

  765. #define NBIF0_BASE__INST2_SEG3                     0
    766. 

  766. #define NBIF0_BASE__INST2_SEG4                     0
    767. 

  767. #define NBIF0_BASE__INST2_SEG5                     0
    768. 

  768. 

  769. #define NBIF0_BASE__INST3_SEG0                     0
    770. 

  770. #define NBIF0_BASE__INST3_SEG1                     0
    771. 

  771. #define NBIF0_BASE__INST3_SEG2                     0
    772. 

  772. #define NBIF0_BASE__INST3_SEG3                     0
    773. 

  773. #define NBIF0_BASE__INST3_SEG4                     0
    774. 

  774. #define NBIF0_BASE__INST3_SEG5                     0
    775. 

  775. 

  776. #define NBIF0_BASE__INST4_SEG0                     0
    777. 

  777. #define NBIF0_BASE__INST4_SEG1                     0
    778. 

  778. #define NBIF0_BASE__INST4_SEG2                     0
    779. 

  779. #define NBIF0_BASE__INST4_SEG3                     0
    780. 

  780. #define NBIF0_BASE__INST4_SEG4                     0
    781. 

  781. #define NBIF0_BASE__INST4_SEG5                     0
    782. 

  782. 

  783. #define NBIF0_BASE__INST5_SEG0                     0
    784. 

  784. #define NBIF0_BASE__INST5_SEG1                     0
    785. 

  785. #define NBIF0_BASE__INST5_SEG2                     0
    786. 

  786. #define NBIF0_BASE__INST5_SEG3                     0
    787. 

  787. #define NBIF0_BASE__INST5_SEG4                     0
    788. 

  788. #define NBIF0_BASE__INST5_SEG5                     0
    789. 

  789. 

  790. #define NBIF0_BASE__INST6_SEG0                     0
    791. 

  791. #define NBIF0_BASE__INST6_SEG1                     0
    792. 

  792. #define NBIF0_BASE__INST6_SEG2                     0
    793. 

  793. #define NBIF0_BASE__INST6_SEG3                     0
    794. 

  794. #define NBIF0_BASE__INST6_SEG4                     0
    795. 

  795. #define NBIF0_BASE__INST6_SEG5                     0
    796. 

  796. 

  797. #define NBIF0_BASE__INST7_SEG0                     0
    798. 

  798. #define NBIF0_BASE__INST7_SEG1                     0
    799. 

  799. #define NBIF0_BASE__INST7_SEG2                     0
    800. 

  800. #define NBIF0_BASE__INST7_SEG3                     0
    801. 

  801. #define NBIF0_BASE__INST7_SEG4                     0
    802. 

  802. #define NBIF0_BASE__INST7_SEG5                     0
    803. 

  803. 

  804. #define OSSSYS_BASE__INST0_SEG0                    0x000010A0
    805. 

  805. #define OSSSYS_BASE__INST0_SEG1                    0x00012500
    806. 

  806. #define OSSSYS_BASE__INST0_SEG2                    0x0040A000
    807. 

  807. #define OSSSYS_BASE__INST0_SEG3                    0
    808. 

  808. #define OSSSYS_BASE__INST0_SEG4                    0
    809. 

  809. #define OSSSYS_BASE__INST0_SEG5                    0
    810. 

  810. 

  811. #define OSSSYS_BASE__INST1_SEG0                    0
    812. 

  812. #define OSSSYS_BASE__INST1_SEG1                    0
    813. 

  813. #define OSSSYS_BASE__INST1_SEG2                    0
    814. 

  814. #define OSSSYS_BASE__INST1_SEG3                    0
    815. 

  815. #define OSSSYS_BASE__INST1_SEG4                    0
    816. 

  816. #define OSSSYS_BASE__INST1_SEG5                    0
    817. 

  817. 

  818. #define OSSSYS_BASE__INST2_SEG0                    0
    819. 

  819. #define OSSSYS_BASE__INST2_SEG1                    0
    820. 

  820. #define OSSSYS_BASE__INST2_SEG2                    0
    821. 

  821. #define OSSSYS_BASE__INST2_SEG3                    0
    822. 

  822. #define OSSSYS_BASE__INST2_SEG4                    0
    823. 

  823. #define OSSSYS_BASE__INST2_SEG5                    0
    824. 

  824. 

  825. #define OSSSYS_BASE__INST3_SEG0                    0
    826. 

  826. #define OSSSYS_BASE__INST3_SEG1                    0
    827. 

  827. #define OSSSYS_BASE__INST3_SEG2                    0
    828. 

  828. #define OSSSYS_BASE__INST3_SEG3                    0
    829. 

  829. #define OSSSYS_BASE__INST3_SEG4                    0
    830. 

  830. #define OSSSYS_BASE__INST3_SEG5                    0
    831. 

  831. 

  832. #define OSSSYS_BASE__INST4_SEG0                    0
    833. 

  833. #define OSSSYS_BASE__INST4_SEG1                    0
    834. 

  834. #define OSSSYS_BASE__INST4_SEG2                    0
    835. 

  835. #define OSSSYS_BASE__INST4_SEG3                    0
    836. 

  836. #define OSSSYS_BASE__INST4_SEG4                    0
    837. 

  837. #define OSSSYS_BASE__INST4_SEG5                    0
    838. 

  838. 

  839. #define OSSSYS_BASE__INST5_SEG0                    0
    840. 

  840. #define OSSSYS_BASE__INST5_SEG1                    0
    841. 

  841. #define OSSSYS_BASE__INST5_SEG2                    0
    842. 

  842. #define OSSSYS_BASE__INST5_SEG3                    0
    843. 

  843. #define OSSSYS_BASE__INST5_SEG4                    0
    844. 

  844. #define OSSSYS_BASE__INST5_SEG5                    0
    845. 

  845. 

  846. #define OSSSYS_BASE__INST6_SEG0                    0
    847. 

  847. #define OSSSYS_BASE__INST6_SEG1                    0
    848. 

  848. #define OSSSYS_BASE__INST6_SEG2                    0
    849. 

  849. #define OSSSYS_BASE__INST6_SEG3                    0
    850. 

  850. #define OSSSYS_BASE__INST6_SEG4                    0
    851. 

  851. #define OSSSYS_BASE__INST6_SEG5                    0
    852. 

  852. 

  853. #define OSSSYS_BASE__INST7_SEG0                    0
    854. 

  854. #define OSSSYS_BASE__INST7_SEG1                    0
    855. 

  855. #define OSSSYS_BASE__INST7_SEG2                    0
    856. 

  856. #define OSSSYS_BASE__INST7_SEG3                    0
    857. 

  857. #define OSSSYS_BASE__INST7_SEG4                    0
    858. 

  858. #define OSSSYS_BASE__INST7_SEG5                    0
    859. 

  859. 

  860. #define PCIE0_BASE__INST0_SEG0                     0x000128C0
    861. 

  861. #define PCIE0_BASE__INST0_SEG1                     0x00411800
    862. 

  862. #define PCIE0_BASE__INST0_SEG2                     0x04440000
    863. 

  863. #define PCIE0_BASE__INST0_SEG3                     0
    864. 

  864. #define PCIE0_BASE__INST0_SEG4                     0
    865. 

  865. #define PCIE0_BASE__INST0_SEG5                     0
    866. 

  866. 

  867. #define PCIE0_BASE__INST1_SEG0                     0
    868. 

  868. #define PCIE0_BASE__INST1_SEG1                     0
    869. 

  869. #define PCIE0_BASE__INST1_SEG2                     0
    870. 

  870. #define PCIE0_BASE__INST1_SEG3                     0
    871. 

  871. #define PCIE0_BASE__INST1_SEG4                     0
    872. 

  872. #define PCIE0_BASE__INST1_SEG5                     0
    873. 

  873. 

  874. #define PCIE0_BASE__INST2_SEG0                     0
    875. 

  875. #define PCIE0_BASE__INST2_SEG1                     0
    876. 

  876. #define PCIE0_BASE__INST2_SEG2                     0
    877. 

  877. #define PCIE0_BASE__INST2_SEG3                     0
    878. 

  878. #define PCIE0_BASE__INST2_SEG4                     0
    879. 

  879. #define PCIE0_BASE__INST2_SEG5                     0
    880. 

  880. 

  881. #define PCIE0_BASE__INST3_SEG0                     0
    882. 

  882. #define PCIE0_BASE__INST3_SEG1                     0
    883. 

  883. #define PCIE0_BASE__INST3_SEG2                     0
    884. 

  884. #define PCIE0_BASE__INST3_SEG3                     0
    885. 

  885. #define PCIE0_BASE__INST3_SEG4                     0
    886. 

  886. #define PCIE0_BASE__INST3_SEG5                     0
    887. 

  887. 

  888. #define PCIE0_BASE__INST4_SEG0                     0
    889. 

  889. #define PCIE0_BASE__INST4_SEG1                     0
    890. 

  890. #define PCIE0_BASE__INST4_SEG2                     0
    891. 

  891. #define PCIE0_BASE__INST4_SEG3                     0
    892. 

  892. #define PCIE0_BASE__INST4_SEG4                     0
    893. 

  893. #define PCIE0_BASE__INST4_SEG5                     0
    894. 

  894. 

  895. #define PCIE0_BASE__INST5_SEG0                     0
    896. 

  896. #define PCIE0_BASE__INST5_SEG1                     0
    897. 

  897. #define PCIE0_BASE__INST5_SEG2                     0
    898. 

  898. #define PCIE0_BASE__INST5_SEG3                     0
    899. 

  899. #define PCIE0_BASE__INST5_SEG4                     0
    900. 

  900. #define PCIE0_BASE__INST5_SEG5                     0
    901. 

  901. 

  902. #define PCIE0_BASE__INST6_SEG0                     0
    903. 

  903. #define PCIE0_BASE__INST6_SEG1                     0
    904. 

  904. #define PCIE0_BASE__INST6_SEG2                     0
    905. 

  905. #define PCIE0_BASE__INST6_SEG3                     0
    906. 

  906. #define PCIE0_BASE__INST6_SEG4                     0
    907. 

  907. #define PCIE0_BASE__INST6_SEG5                     0
    908. 

  908. 

  909. #define PCIE0_BASE__INST7_SEG0                     0
    910. 

  910. #define PCIE0_BASE__INST7_SEG1                     0
    911. 

  911. #define PCIE0_BASE__INST7_SEG2                     0
    912. 

  912. #define PCIE0_BASE__INST7_SEG3                     0
    913. 

  913. #define PCIE0_BASE__INST7_SEG4                     0
    914. 

  914. #define PCIE0_BASE__INST7_SEG5                     0
    915. 

  915. 

  916. #define SDMA0_BASE__INST0_SEG0                     0x00001260
    917. 

  917. #define SDMA0_BASE__INST0_SEG1                     0x00012540
    918. 

  918. #define SDMA0_BASE__INST0_SEG2                     0x0040A800
    919. 

  919. #define SDMA0_BASE__INST0_SEG3                     0
    920. 

  920. #define SDMA0_BASE__INST0_SEG4                     0
    921. 

  921. #define SDMA0_BASE__INST0_SEG5                     0
    922. 

  922. 

  923. #define SDMA0_BASE__INST1_SEG0                     0
    924. 

  924. #define SDMA0_BASE__INST1_SEG1                     0
    925. 

  925. #define SDMA0_BASE__INST1_SEG2                     0
    926. 

  926. #define SDMA0_BASE__INST1_SEG3                     0
    927. 

  927. #define SDMA0_BASE__INST1_SEG4                     0
    928. 

  928. #define SDMA0_BASE__INST1_SEG5                     0
    929. 

  929. 

  930. #define SDMA0_BASE__INST2_SEG0                     0
    931. 

  931. #define SDMA0_BASE__INST2_SEG1                     0
    932. 

  932. #define SDMA0_BASE__INST2_SEG2                     0
    933. 

  933. #define SDMA0_BASE__INST2_SEG3                     0
    934. 

  934. #define SDMA0_BASE__INST2_SEG4                     0
    935. 

  935. #define SDMA0_BASE__INST2_SEG5                     0
    936. 

  936. 

  937. #define SDMA0_BASE__INST3_SEG0                     0
    938. 

  938. #define SDMA0_BASE__INST3_SEG1                     0
    939. 

  939. #define SDMA0_BASE__INST3_SEG2                     0
    940. 

  940. #define SDMA0_BASE__INST3_SEG3                     0
    941. 

  941. #define SDMA0_BASE__INST3_SEG4                     0
    942. 

  942. #define SDMA0_BASE__INST3_SEG5                     0
    943. 

  943. 

  944. #define SDMA0_BASE__INST4_SEG0                     0
    945. 

  945. #define SDMA0_BASE__INST4_SEG1                     0
    946. 

  946. #define SDMA0_BASE__INST4_SEG2                     0
    947. 

  947. #define SDMA0_BASE__INST4_SEG3                     0
    948. 

  948. #define SDMA0_BASE__INST4_SEG4                     0
    949. 

  949. #define SDMA0_BASE__INST4_SEG5                     0
    950. 

  950. 

  951. #define SDMA0_BASE__INST5_SEG0                     0
    952. 

  952. #define SDMA0_BASE__INST5_SEG1                     0
    953. 

  953. #define SDMA0_BASE__INST5_SEG2                     0
    954. 

  954. #define SDMA0_BASE__INST5_SEG3                     0
    955. 

  955. #define SDMA0_BASE__INST5_SEG4                     0
    956. 

  956. #define SDMA0_BASE__INST5_SEG5                     0
    957. 

  957. 

  958. #define SDMA0_BASE__INST6_SEG0                     0
    959. 

  959. #define SDMA0_BASE__INST6_SEG1                     0
    960. 

  960. #define SDMA0_BASE__INST6_SEG2                     0
    961. 

  961. #define SDMA0_BASE__INST6_SEG3                     0
    962. 

  962. #define SDMA0_BASE__INST6_SEG4                     0
    963. 

  963. #define SDMA0_BASE__INST6_SEG5                     0
    964. 

  964. 

  965. #define SDMA1_BASE__INST0_SEG0                     0x00001860
    966. 

  966. #define SDMA1_BASE__INST0_SEG1                     0x00012560
    967. 

  967. #define SDMA1_BASE__INST0_SEG2                     0x0040AC00
    968. 

  968. #define SDMA1_BASE__INST0_SEG3                     0
    969. 

  969. #define SDMA1_BASE__INST0_SEG4                     0
    970. 

  970. #define SDMA1_BASE__INST0_SEG5                     0
    971. 

  971. 

  972. #define SDMA1_BASE__INST1_SEG0                     0
    973. 

  973. #define SDMA1_BASE__INST1_SEG1                     0
    974. 

  974. #define SDMA1_BASE__INST1_SEG2                     0
    975. 

  975. #define SDMA1_BASE__INST1_SEG3                     0
    976. 

  976. #define SDMA1_BASE__INST1_SEG4                     0
    977. 

  977. #define SDMA1_BASE__INST1_SEG5                     0
    978. 

  978. 

  979. #define SDMA1_BASE__INST2_SEG0                     0
    980. 

  980. #define SDMA1_BASE__INST2_SEG1                     0
    981. 

  981. #define SDMA1_BASE__INST2_SEG2                     0
    982. 

  982. #define SDMA1_BASE__INST2_SEG3                     0
    983. 

  983. #define SDMA1_BASE__INST2_SEG4                     0
    984. 

  984. #define SDMA1_BASE__INST2_SEG5                     0
    985. 

  985. 

  986. #define SDMA1_BASE__INST3_SEG0                     0
    987. 

  987. #define SDMA1_BASE__INST3_SEG1                     0
    988. 

  988. #define SDMA1_BASE__INST3_SEG2                     0
    989. 

  989. #define SDMA1_BASE__INST3_SEG3                     0
    990. 

  990. #define SDMA1_BASE__INST3_SEG4                     0
    991. 

  991. #define SDMA1_BASE__INST3_SEG5                     0
    992. 

  992. 

  993. #define SDMA1_BASE__INST4_SEG0                     0
    994. 

  994. #define SDMA1_BASE__INST4_SEG1                     0
    995. 

  995. #define SDMA1_BASE__INST4_SEG2                     0
    996. 

  996. #define SDMA1_BASE__INST4_SEG3                     0
    997. 

  997. #define SDMA1_BASE__INST4_SEG4                     0
    998. 

  998. #define SDMA1_BASE__INST4_SEG5                     0
    999. 

  999. 

  1000. #define SDMA1_BASE__INST5_SEG0                     0
    1001. 

  1001. #define SDMA1_BASE__INST5_SEG1                     0
    1002. 

  1002. #define SDMA1_BASE__INST5_SEG2                     0
    1003. 

  1003. #define SDMA1_BASE__INST5_SEG3                     0
    1004. 

  1004. #define SDMA1_BASE__INST5_SEG4                     0
    1005. 

  1005. #define SDMA1_BASE__INST5_SEG5                     0
    1006. 

  1006. 

  1007. 

  1008. #define SDMA1_BASE__INST6_SEG0                     0
    1009. 

  1009. #define SDMA1_BASE__INST6_SEG1                     0
    1010. 

  1010. #define SDMA1_BASE__INST6_SEG2                     0
    1011. 

  1011. #define SDMA1_BASE__INST6_SEG3                     0
    1012. 

  1012. #define SDMA1_BASE__INST6_SEG4                     0
    1013. 

  1013. #define SDMA1_BASE__INST6_SEG5                     0
    1014. 

  1014. 

  1015. 

  1016. #define SDMA2_BASE__INST0_SEG0                     0x00013760
    1017. 

  1017. #define SDMA2_BASE__INST0_SEG1                     0x0001E000
    1018. 

  1018. #define SDMA2_BASE__INST0_SEG2                     0x0042EC00
    1019. 

  1019. #define SDMA2_BASE__INST0_SEG3                     0
    1020. 

  1020. #define SDMA2_BASE__INST0_SEG4                     0
    1021. 

  1021. #define SDMA2_BASE__INST0_SEG5                     0
    1022. 

  1022. 

  1023. 

  1024. #define SDMA2_BASE__INST1_SEG0                     0
    1025. 

  1025. #define SDMA2_BASE__INST1_SEG1                     0
    1026. 

  1026. #define SDMA2_BASE__INST1_SEG2                     0
    1027. 

  1027. #define SDMA2_BASE__INST1_SEG3                     0
    1028. 

  1028. #define SDMA2_BASE__INST1_SEG4                     0
    1029. 

  1029. #define SDMA2_BASE__INST1_SEG5                     0
    1030. 

  1030. 

  1031. #define SDMA2_BASE__INST2_SEG0                     0
    1032. 

  1032. #define SDMA2_BASE__INST2_SEG1                     0
    1033. 

  1033. #define SDMA2_BASE__INST2_SEG2                     0
    1034. 

  1034. #define SDMA2_BASE__INST2_SEG3                     0
    1035. 

  1035. #define SDMA2_BASE__INST2_SEG4                     0
    1036. 

  1036. #define SDMA2_BASE__INST2_SEG5                     0
    1037. 

  1037. 

  1038. #define SDMA2_BASE__INST3_SEG0                     0
    1039. 

  1039. #define SDMA2_BASE__INST3_SEG1                     0
    1040. 

  1040. #define SDMA2_BASE__INST3_SEG2                     0
    1041. 

  1041. #define SDMA2_BASE__INST3_SEG3                     0
    1042. 

  1042. #define SDMA2_BASE__INST3_SEG4                     0
    1043. 

  1043. #define SDMA2_BASE__INST3_SEG5                     0
    1044. 

  1044. 

  1045. #define SDMA2_BASE__INST4_SEG0                     0
    1046. 

  1046. #define SDMA2_BASE__INST4_SEG1                     0
    1047. 

  1047. #define SDMA2_BASE__INST4_SEG2                     0
    1048. 

  1048. #define SDMA2_BASE__INST4_SEG3                     0
    1049. 

  1049. #define SDMA2_BASE__INST4_SEG4                     0
    1050. 

  1050. #define SDMA2_BASE__INST4_SEG5                     0
    1051. 

  1051. 

  1052. #define SDMA2_BASE__INST5_SEG0                     0
    1053. 

  1053. #define SDMA2_BASE__INST5_SEG1                     0
    1054. 

  1054. #define SDMA2_BASE__INST5_SEG2                     0
    1055. 

  1055. #define SDMA2_BASE__INST5_SEG3                     0
    1056. 

  1056. #define SDMA2_BASE__INST5_SEG4                     0
    1057. 

  1057. #define SDMA2_BASE__INST5_SEG5                     0
    1058. 

  1058. 

  1059. #define SDMA2_BASE__INST6_SEG0                     0
    1060. 

  1060. #define SDMA2_BASE__INST6_SEG1                     0
    1061. 

  1061. #define SDMA2_BASE__INST6_SEG2                     0
    1062. 

  1062. #define SDMA2_BASE__INST6_SEG3                     0
    1063. 

  1063. #define SDMA2_BASE__INST6_SEG4                     0
    1064. 

  1064. #define SDMA2_BASE__INST6_SEG5                     0
    1065. 

  1065. 

  1066. #define SDMA3_BASE__INST0_SEG0                     0x00013780
    1067. 

  1067. #define SDMA3_BASE__INST0_SEG1                     0x0001E400
    1068. 

  1068. #define SDMA3_BASE__INST0_SEG2                     0x0042F000
    1069. 

  1069. #define SDMA3_BASE__INST0_SEG3                     0
    1070. 

  1070. #define SDMA3_BASE__INST0_SEG4                     0
    1071. 

  1071. #define SDMA3_BASE__INST0_SEG5                     0
    1072. 

  1072. 

  1073. #define SDMA3_BASE__INST1_SEG0                     0
    1074. 

  1074. #define SDMA3_BASE__INST1_SEG1                     0
    1075. 

  1075. #define SDMA3_BASE__INST1_SEG2                     0
    1076. 

  1076. #define SDMA3_BASE__INST1_SEG3                     0
    1077. 

  1077. #define SDMA3_BASE__INST1_SEG4                     0
    1078. 

  1078. #define SDMA3_BASE__INST1_SEG5                     0
    1079. 

  1079. 

  1080. #define SDMA3_BASE__INST2_SEG0                     0
    1081. 

  1081. #define SDMA3_BASE__INST2_SEG1                     0
    1082. 

  1082. #define SDMA3_BASE__INST2_SEG2                     0
    1083. 

  1083. #define SDMA3_BASE__INST2_SEG3                     0
    1084. 

  1084. #define SDMA3_BASE__INST2_SEG4                     0
    1085. 

  1085. #define SDMA3_BASE__INST2_SEG5                     0
    1086. 

  1086. 

  1087. #define SDMA3_BASE__INST3_SEG0                     0
    1088. 

  1088. #define SDMA3_BASE__INST3_SEG1                     0
    1089. 

  1089. #define SDMA3_BASE__INST3_SEG2                     0
    1090. 

  1090. #define SDMA3_BASE__INST3_SEG3                     0
    1091. 

  1091. #define SDMA3_BASE__INST3_SEG4                     0
    1092. 

  1092. #define SDMA3_BASE__INST3_SEG5                     0
    1093. 

  1093. 

  1094. #define SDMA3_BASE__INST4_SEG0                     0
    1095. 

  1095. #define SDMA3_BASE__INST4_SEG1                     0
    1096. 

  1096. #define SDMA3_BASE__INST4_SEG2                     0
    1097. 

  1097. #define SDMA3_BASE__INST4_SEG3                     0
    1098. 

  1098. #define SDMA3_BASE__INST4_SEG4                     0
    1099. 

  1099. #define SDMA3_BASE__INST4_SEG5                     0
    1100. 

  1100. 

  1101. #define SDMA3_BASE__INST5_SEG0                     0
    1102. 

  1102. #define SDMA3_BASE__INST5_SEG1                     0
    1103. 

  1103. #define SDMA3_BASE__INST5_SEG2                     0
    1104. 

  1104. #define SDMA3_BASE__INST5_SEG3                     0
    1105. 

  1105. #define SDMA3_BASE__INST5_SEG4                     0
    1106. 

  1106. #define SDMA3_BASE__INST5_SEG5                     0
    1107. 

  1107. 

  1108. #define SDMA3_BASE__INST6_SEG0                     0
    1109. 

  1109. #define SDMA3_BASE__INST6_SEG1                     0
    1110. 

  1110. #define SDMA3_BASE__INST6_SEG2                     0
    1111. 

  1111. #define SDMA3_BASE__INST6_SEG3                     0
    1112. 

  1112. #define SDMA3_BASE__INST6_SEG4                     0
    1113. 

  1113. #define SDMA3_BASE__INST6_SEG5                     0
    1114. 

  1114. 

  1115. #define SDMA4_BASE__INST0_SEG0                     0x000137A0
    1116. 

  1116. #define SDMA4_BASE__INST0_SEG1                     0x0001E800
    1117. 

  1117. #define SDMA4_BASE__INST0_SEG2                     0x0042F400
    1118. 

  1118. #define SDMA4_BASE__INST0_SEG3                     0
    1119. 

  1119. #define SDMA4_BASE__INST0_SEG4                     0
    1120. 

  1120. #define SDMA4_BASE__INST0_SEG5                     0
    1121. 

  1121. 

  1122. #define SDMA4_BASE__INST1_SEG0                     0
    1123. 

  1123. #define SDMA4_BASE__INST1_SEG1                     0
    1124. 

  1124. #define SDMA4_BASE__INST1_SEG2                     0
    1125. 

  1125. #define SDMA4_BASE__INST1_SEG3                     0
    1126. 

  1126. #define SDMA4_BASE__INST1_SEG4                     0
    1127. 

  1127. #define SDMA4_BASE__INST1_SEG5                     0
    1128. 

  1128. 

  1129. #define SDMA4_BASE__INST2_SEG0                     0
    1130. 

  1130. #define SDMA4_BASE__INST2_SEG1                     0
    1131. 

  1131. #define SDMA4_BASE__INST2_SEG2                     0
    1132. 

  1132. #define SDMA4_BASE__INST2_SEG3                     0
    1133. 

  1133. #define SDMA4_BASE__INST2_SEG4                     0
    1134. 

  1134. #define SDMA4_BASE__INST2_SEG5                     0
    1135. 

  1135. 

  1136. #define SDMA4_BASE__INST3_SEG0                     0
    1137. 

  1137. #define SDMA4_BASE__INST3_SEG1                     0
    1138. 

  1138. #define SDMA4_BASE__INST3_SEG2                     0
    1139. 

  1139. #define SDMA4_BASE__INST3_SEG3                     0
    1140. 

  1140. #define SDMA4_BASE__INST3_SEG4                     0
    1141. 

  1141. #define SDMA4_BASE__INST3_SEG5                     0
    1142. 

  1142. 

  1143. #define SDMA4_BASE__INST4_SEG0                     0
    1144. 

  1144. #define SDMA4_BASE__INST4_SEG1                     0
    1145. 

  1145. #define SDMA4_BASE__INST4_SEG2                     0
    1146. 

  1146. #define SDMA4_BASE__INST4_SEG3                     0
    1147. 

  1147. #define SDMA4_BASE__INST4_SEG4                     0
    1148. 

  1148. #define SDMA4_BASE__INST4_SEG5                     0
    1149. 

  1149. 

  1150. #define SDMA4_BASE__INST5_SEG0                     0
    1151. 

  1151. #define SDMA4_BASE__INST5_SEG1                     0
    1152. 

  1152. #define SDMA4_BASE__INST5_SEG2                     0
    1153. 

  1153. #define SDMA4_BASE__INST5_SEG3                     0
    1154. 

  1154. #define SDMA4_BASE__INST5_SEG4                     0
    1155. 

  1155. #define SDMA4_BASE__INST5_SEG5                     0
    1156. 

  1156. 

  1157. #define SDMA4_BASE__INST6_SEG0                     0
    1158. 

  1158. #define SDMA4_BASE__INST6_SEG1                     0
    1159. 

  1159. #define SDMA4_BASE__INST6_SEG2                     0
    1160. 

  1160. #define SDMA4_BASE__INST6_SEG3                     0
    1161. 

  1161. #define SDMA4_BASE__INST6_SEG4                     0
    1162. 

  1162. #define SDMA4_BASE__INST6_SEG5                     0
    1163. 

  1163. 

  1164. #define SDMA5_BASE__INST0_SEG0                     0x000137C0
    1165. 

  1165. #define SDMA5_BASE__INST0_SEG1                     0x0001EC00
    1166. 

  1166. #define SDMA5_BASE__INST0_SEG2                     0x0042F800
    1167. 

  1167. #define SDMA5_BASE__INST0_SEG3                     0
    1168. 

  1168. #define SDMA5_BASE__INST0_SEG4                     0
    1169. 

  1169. #define SDMA5_BASE__INST0_SEG5                     0
    1170. 

  1170. 

  1171. #define SDMA5_BASE__INST1_SEG0                     0
    1172. 

  1172. #define SDMA5_BASE__INST1_SEG1                     0
    1173. 

  1173. #define SDMA5_BASE__INST1_SEG2                     0
    1174. 

  1174. #define SDMA5_BASE__INST1_SEG3                     0
    1175. 

  1175. #define SDMA5_BASE__INST1_SEG4                     0
    1176. 

  1176. #define SDMA5_BASE__INST1_SEG5                     0
    1177. 

  1177. 

  1178. #define SDMA5_BASE__INST2_SEG0                     0
    1179. 

  1179. #define SDMA5_BASE__INST2_SEG1                     0
    1180. 

  1180. #define SDMA5_BASE__INST2_SEG2                     0
    1181. 

  1181. #define SDMA5_BASE__INST2_SEG3                     0
    1182. 

  1182. #define SDMA5_BASE__INST2_SEG4                     0
    1183. 

  1183. #define SDMA5_BASE__INST2_SEG5                     0
    1184. 

  1184. 

  1185. #define SDMA5_BASE__INST3_SEG0                     0
    1186. 

  1186. #define SDMA5_BASE__INST3_SEG1                     0
    1187. 

  1187. #define SDMA5_BASE__INST3_SEG2                     0
    1188. 

  1188. #define SDMA5_BASE__INST3_SEG3                     0
    1189. 

  1189. #define SDMA5_BASE__INST3_SEG4                     0
    1190. 

  1190. #define SDMA5_BASE__INST3_SEG5                     0
    1191. 

  1191. 

  1192. #define SDMA5_BASE__INST4_SEG0                     0
    1193. 

  1193. #define SDMA5_BASE__INST4_SEG1                     0
    1194. 

  1194. #define SDMA5_BASE__INST4_SEG2                     0
    1195. 

  1195. #define SDMA5_BASE__INST4_SEG3                     0
    1196. 

  1196. #define SDMA5_BASE__INST4_SEG4                     0
    1197. 

  1197. #define SDMA5_BASE__INST4_SEG5                     0
    1198. 

  1198. 

  1199. #define SDMA5_BASE__INST5_SEG0                     0
    1200. 

  1200. #define SDMA5_BASE__INST5_SEG1                     0
    1201. 

  1201. #define SDMA5_BASE__INST5_SEG2                     0
    1202. 

  1202. #define SDMA5_BASE__INST5_SEG3                     0
    1203. 

  1203. #define SDMA5_BASE__INST5_SEG4                     0
    1204. 

  1204. #define SDMA5_BASE__INST5_SEG5                     0
    1205. 

  1205. 

  1206. #define SDMA5_BASE__INST6_SEG0                     0
    1207. 

  1207. #define SDMA5_BASE__INST6_SEG1                     0
    1208. 

  1208. #define SDMA5_BASE__INST6_SEG2                     0
    1209. 

  1209. #define SDMA5_BASE__INST6_SEG3                     0
    1210. 

  1210. #define SDMA5_BASE__INST6_SEG4                     0
    1211. 

  1211. #define SDMA5_BASE__INST6_SEG5                     0
    1212. 

  1212. 

  1213. #define SDMA6_BASE__INST0_SEG0                     0x000137E0
    1214. 

  1214. #define SDMA6_BASE__INST0_SEG1                     0x0001F000
    1215. 

  1215. #define SDMA6_BASE__INST0_SEG2                     0x0042FC00
    1216. 

  1216. #define SDMA6_BASE__INST0_SEG3                     0
    1217. 

  1217. #define SDMA6_BASE__INST0_SEG4                     0
    1218. 

  1218. #define SDMA6_BASE__INST0_SEG5                     0
    1219. 

  1219. 

  1220. #define SDMA6_BASE__INST1_SEG0                     0
    1221. 

  1221. #define SDMA6_BASE__INST1_SEG1                     0
    1222. 

  1222. #define SDMA6_BASE__INST1_SEG2                     0
    1223. 

  1223. #define SDMA6_BASE__INST1_SEG3                     0
    1224. 

  1224. #define SDMA6_BASE__INST1_SEG4                     0
    1225. 

  1225. #define SDMA6_BASE__INST1_SEG5                     0
    1226. 

  1226. 

  1227. #define SDMA6_BASE__INST2_SEG0                     0
    1228. 

  1228. #define SDMA6_BASE__INST2_SEG1                     0
    1229. 

  1229. #define SDMA6_BASE__INST2_SEG2                     0
    1230. 

  1230. #define SDMA6_BASE__INST2_SEG3                     0
    1231. 

  1231. #define SDMA6_BASE__INST2_SEG4                     0
    1232. 

  1232. #define SDMA6_BASE__INST2_SEG5                     0
    1233. 

  1233. 

  1234. #define SDMA6_BASE__INST3_SEG0                     0
    1235. 

  1235. #define SDMA6_BASE__INST3_SEG1                     0
    1236. 

  1236. #define SDMA6_BASE__INST3_SEG2                     0
    1237. 

  1237. #define SDMA6_BASE__INST3_SEG3                     0
    1238. 

  1238. #define SDMA6_BASE__INST3_SEG4                     0
    1239. 

  1239. #define SDMA6_BASE__INST3_SEG5                     0
    1240. 

  1240. 

  1241. #define SDMA6_BASE__INST4_SEG0                     0
    1242. 

  1242. #define SDMA6_BASE__INST4_SEG1                     0
    1243. 

  1243. #define SDMA6_BASE__INST4_SEG2                     0
    1244. 

  1244. #define SDMA6_BASE__INST4_SEG3                     0
    1245. 

  1245. #define SDMA6_BASE__INST4_SEG4                     0
    1246. 

  1246. #define SDMA6_BASE__INST4_SEG5                     0
    1247. 

  1247. 

  1248. #define SDMA6_BASE__INST5_SEG0                     0
    1249. 

  1249. #define SDMA6_BASE__INST5_SEG1                     0
    1250. 

  1250. #define SDMA6_BASE__INST5_SEG2                     0
    1251. 

  1251. #define SDMA6_BASE__INST5_SEG3                     0
    1252. 

  1252. #define SDMA6_BASE__INST5_SEG4                     0
    1253. 

  1253. #define SDMA6_BASE__INST5_SEG5                     0
    1254. 

  1254. 

  1255. #define SDMA6_BASE__INST6_SEG0                     0
    1256. 

  1256. #define SDMA6_BASE__INST6_SEG1                     0
    1257. 

  1257. #define SDMA6_BASE__INST6_SEG2                     0
    1258. 

  1258. #define SDMA6_BASE__INST6_SEG3                     0
    1259. 

  1259. #define SDMA6_BASE__INST6_SEG4                     0
    1260. 

  1260. #define SDMA6_BASE__INST6_SEG5                     0
    1261. 

  1261. 

  1262. #define SDMA7_BASE__INST0_SEG0                     0x00013800
    1263. 

  1263. #define SDMA7_BASE__INST0_SEG1                     0x0001F400
    1264. 

  1264. #define SDMA7_BASE__INST0_SEG2                     0x00430000
    1265. 

  1265. #define SDMA7_BASE__INST0_SEG3                     0
    1266. 

  1266. #define SDMA7_BASE__INST0_SEG4                     0
    1267. 

  1267. #define SDMA7_BASE__INST0_SEG5                     0
    1268. 

  1268. 

  1269. #define SDMA7_BASE__INST1_SEG0                     0
    1270. 

  1270. #define SDMA7_BASE__INST1_SEG1                     0
    1271. 

  1271. #define SDMA7_BASE__INST1_SEG2                     0
    1272. 

  1272. #define SDMA7_BASE__INST1_SEG3                     0
    1273. 

  1273. #define SDMA7_BASE__INST1_SEG4                     0
    1274. 

  1274. #define SDMA7_BASE__INST1_SEG5                     0
    1275. 

  1275. 

  1276. #define SDMA7_BASE__INST2_SEG0                     0
    1277. 

  1277. #define SDMA7_BASE__INST2_SEG1                     0
    1278. 

  1278. #define SDMA7_BASE__INST2_SEG2                     0
    1279. 

  1279. #define SDMA7_BASE__INST2_SEG3                     0
    1280. 

  1280. #define SDMA7_BASE__INST2_SEG4                     0
    1281. 

  1281. #define SDMA7_BASE__INST2_SEG5                     0
    1282. 

  1282. 

  1283. #define SDMA7_BASE__INST3_SEG0                     0
    1284. 

  1284. #define SDMA7_BASE__INST3_SEG1                     0
    1285. 

  1285. #define SDMA7_BASE__INST3_SEG2                     0
    1286. 

  1286. #define SDMA7_BASE__INST3_SEG3                     0
    1287. 

  1287. #define SDMA7_BASE__INST3_SEG4                     0
    1288. 

  1288. #define SDMA7_BASE__INST3_SEG5                     0
    1289. 

  1289. 

  1290. #define SDMA7_BASE__INST4_SEG0                     0
    1291. 

  1291. #define SDMA7_BASE__INST4_SEG1                     0
    1292. 

  1292. #define SDMA7_BASE__INST4_SEG2                     0
    1293. 

  1293. #define SDMA7_BASE__INST4_SEG3                     0
    1294. 

  1294. #define SDMA7_BASE__INST4_SEG4                     0
    1295. 

  1295. #define SDMA7_BASE__INST4_SEG5                     0
    1296. 

  1296. 

  1297. #define SDMA7_BASE__INST5_SEG0                     0
    1298. 

  1298. #define SDMA7_BASE__INST5_SEG1                     0
    1299. 

  1299. #define SDMA7_BASE__INST5_SEG2                     0
    1300. 

  1300. #define SDMA7_BASE__INST5_SEG3                     0
    1301. 

  1301. #define SDMA7_BASE__INST5_SEG4                     0
    1302. 

  1302. #define SDMA7_BASE__INST5_SEG5                     0
    1303. 

  1303. 

  1304. #define SDMA7_BASE__INST6_SEG0                     0
    1305. 

  1305. #define SDMA7_BASE__INST6_SEG1                     0
    1306. 

  1306. #define SDMA7_BASE__INST6_SEG2                     0
    1307. 

  1307. #define SDMA7_BASE__INST6_SEG3                     0
    1308. 

  1308. #define SDMA7_BASE__INST6_SEG4                     0
    1309. 

  1309. #define SDMA7_BASE__INST6_SEG5                     0
    1310. 

  1310. 

  1311. #define SMUIO_BASE__INST0_SEG0                     0x00012080
    1312. 

  1312. #define SMUIO_BASE__INST0_SEG1                     0x00016800
    1313. 

  1313. #define SMUIO_BASE__INST0_SEG2                     0x00016A00
    1314. 

  1314. #define SMUIO_BASE__INST0_SEG3                     0x00401000
    1315. 

  1315. #define SMUIO_BASE__INST0_SEG4                     0x00440000
    1316. 

  1316. #define SMUIO_BASE__INST0_SEG5                     0
    1317. 

  1317. 

  1318. #define SMUIO_BASE__INST1_SEG0                     0
    1319. 

  1319. #define SMUIO_BASE__INST1_SEG1                     0
    1320. 

  1320. #define SMUIO_BASE__INST1_SEG2                     0
    1321. 

  1321. #define SMUIO_BASE__INST1_SEG3                     0
    1322. 

  1322. #define SMUIO_BASE__INST1_SEG4                     0
    1323. 

  1323. #define SMUIO_BASE__INST1_SEG5                     0
    1324. 

  1324. 

  1325. #define SMUIO_BASE__INST2_SEG0                     0
    1326. 

  1326. #define SMUIO_BASE__INST2_SEG1                     0
    1327. 

  1327. #define SMUIO_BASE__INST2_SEG2                     0
    1328. 

  1328. #define SMUIO_BASE__INST2_SEG3                     0
    1329. 

  1329. #define SMUIO_BASE__INST2_SEG4                     0
    1330. 

  1330. #define SMUIO_BASE__INST2_SEG5                     0
    1331. 

  1331. 

  1332. #define SMUIO_BASE__INST3_SEG0                     0
    1333. 

  1333. #define SMUIO_BASE__INST3_SEG1                     0
    1334. 

  1334. #define SMUIO_BASE__INST3_SEG2                     0
    1335. 

  1335. #define SMUIO_BASE__INST3_SEG3                     0
    1336. 

  1336. #define SMUIO_BASE__INST3_SEG4                     0
    1337. 

  1337. #define SMUIO_BASE__INST3_SEG5                     0
    1338. 

  1338. 

  1339. #define SMUIO_BASE__INST4_SEG0                     0
    1340. 

  1340. #define SMUIO_BASE__INST4_SEG1                     0
    1341. 

  1341. #define SMUIO_BASE__INST4_SEG2                     0
    1342. 

  1342. #define SMUIO_BASE__INST4_SEG3                     0
    1343. 

  1343. #define SMUIO_BASE__INST4_SEG4                     0
    1344. 

  1344. #define SMUIO_BASE__INST4_SEG5                     0
    1345. 

  1345. 

  1346. #define SMUIO_BASE__INST5_SEG0                     0
    1347. 

  1347. #define SMUIO_BASE__INST5_SEG1                     0
    1348. 

  1348. #define SMUIO_BASE__INST5_SEG2                     0
    1349. 

  1349. #define SMUIO_BASE__INST5_SEG3                     0
    1350. 

  1350. #define SMUIO_BASE__INST5_SEG4                     0
    1351. 

  1351. #define SMUIO_BASE__INST5_SEG5                     0
    1352. 

  1352. 

  1353. #define SMUIO_BASE__INST6_SEG0                     0
    1354. 

  1354. #define SMUIO_BASE__INST6_SEG1                     0
    1355. 

  1355. #define SMUIO_BASE__INST6_SEG2                     0
    1356. 

  1356. #define SMUIO_BASE__INST6_SEG3                     0
    1357. 

  1357. #define SMUIO_BASE__INST6_SEG4                     0
    1358. 

  1358. #define SMUIO_BASE__INST6_SEG5                     0
    1359. 

  1359. 

  1360. #define SMUIO_BASE__INST7_SEG0                     0
    1361. 

  1361. #define SMUIO_BASE__INST7_SEG1                     0
    1362. 

  1362. #define SMUIO_BASE__INST7_SEG2                     0
    1363. 

  1363. #define SMUIO_BASE__INST7_SEG3                     0
    1364. 

  1364. #define SMUIO_BASE__INST7_SEG4                     0
    1365. 

  1365. #define SMUIO_BASE__INST7_SEG5                     0
    1366. 

  1366. 

  1367. #define THM_BASE__INST0_SEG0                       0x00012060
    1368. 

  1368. #define THM_BASE__INST0_SEG1                       0x00016600
    1369. 

  1369. #define THM_BASE__INST0_SEG2                       0x00400C00
    1370. 

  1370. #define THM_BASE__INST0_SEG3                       0
    1371. 

  1371. #define THM_BASE__INST0_SEG4                       0
    1372. 

  1372. #define THM_BASE__INST0_SEG5                       0
    1373. 

  1373. 

  1374. #define THM_BASE__INST1_SEG0                       0
    1375. 

  1375. #define THM_BASE__INST1_SEG1                       0
    1376. 

  1376. #define THM_BASE__INST1_SEG2                       0
    1377. 

  1377. #define THM_BASE__INST1_SEG3                       0
    1378. 

  1378. #define THM_BASE__INST1_SEG4                       0
    1379. 

  1379. #define THM_BASE__INST1_SEG5                       0
    1380. 

  1380. 

  1381. #define THM_BASE__INST2_SEG0                       0
    1382. 

  1382. #define THM_BASE__INST2_SEG1                       0
    1383. 

  1383. #define THM_BASE__INST2_SEG2                       0
    1384. 

  1384. #define THM_BASE__INST2_SEG3                       0
    1385. 

  1385. #define THM_BASE__INST2_SEG4                       0
    1386. 

  1386. #define THM_BASE__INST2_SEG5                       0
    1387. 

  1387. 

  1388. #define THM_BASE__INST3_SEG0                       0
    1389. 

  1389. #define THM_BASE__INST3_SEG1                       0
    1390. 

  1390. #define THM_BASE__INST3_SEG2                       0
    1391. 

  1391. #define THM_BASE__INST3_SEG3                       0
    1392. 

  1392. #define THM_BASE__INST3_SEG4                       0
    1393. 

  1393. #define THM_BASE__INST3_SEG5                       0
    1394. 

  1394. 

  1395. #define THM_BASE__INST4_SEG0                       0
    1396. 

  1396. #define THM_BASE__INST4_SEG1                       0
    1397. 

  1397. #define THM_BASE__INST4_SEG2                       0
    1398. 

  1398. #define THM_BASE__INST4_SEG3                       0
    1399. 

  1399. #define THM_BASE__INST4_SEG4                       0
    1400. 

  1400. #define THM_BASE__INST4_SEG5                       0
    1401. 

  1401. 

  1402. #define THM_BASE__INST5_SEG0                       0
    1403. 

  1403. #define THM_BASE__INST5_SEG1                       0
    1404. 

  1404. #define THM_BASE__INST5_SEG2                       0
    1405. 

  1405. #define THM_BASE__INST5_SEG3                       0
    1406. 

  1406. #define THM_BASE__INST5_SEG4                       0
    1407. 

  1407. #define THM_BASE__INST5_SEG5                       0
    1408. 

  1408. 

  1409. #define THM_BASE__INST6_SEG0                       0
    1410. 

  1410. #define THM_BASE__INST6_SEG1                       0
    1411. 

  1411. #define THM_BASE__INST6_SEG2                       0
    1412. 

  1412. #define THM_BASE__INST6_SEG3                       0
    1413. 

  1413. #define THM_BASE__INST6_SEG4                       0
    1414. 

  1414. #define THM_BASE__INST6_SEG5                       0
    1415. 

  1415. 

  1416. #define THM_BASE__INST7_SEG0                       0
    1417. 

  1417. #define THM_BASE__INST7_SEG1                       0
    1418. 

  1418. #define THM_BASE__INST7_SEG2                       0
    1419. 

  1419. #define THM_BASE__INST7_SEG3                       0
    1420. 

  1420. #define THM_BASE__INST7_SEG4                       0
    1421. 

  1421. #define THM_BASE__INST7_SEG5                       0
    1422. 

  1422. 

  1423. #define UMC_BASE__INST0_SEG0                       0x000132C0
    1424. 

  1424. #define UMC_BASE__INST0_SEG1                       0x00014000
    1425. 

  1425. #define UMC_BASE__INST0_SEG2                       0x00425800
    1426. 

  1426. #define UMC_BASE__INST0_SEG3                       0
    1427. 

  1427. #define UMC_BASE__INST0_SEG4                       0
    1428. 

  1428. #define UMC_BASE__INST0_SEG5                       0
    1429. 

  1429. 

  1430. #define UMC_BASE__INST1_SEG0                       0x000132E0
    1431. 

  1431. #define UMC_BASE__INST1_SEG1                       0x00054000
    1432. 

  1432. #define UMC_BASE__INST1_SEG2                       0x00425C00
    1433. 

  1433. #define UMC_BASE__INST1_SEG3                       0
    1434. 

  1434. #define UMC_BASE__INST1_SEG4                       0
    1435. 

  1435. #define UMC_BASE__INST1_SEG5                       0
    1436. 

  1436. 

  1437. #define UMC_BASE__INST2_SEG0                       0x00013300
    1438. 

  1438. #define UMC_BASE__INST2_SEG1                       0x00094000
    1439. 

  1439. #define UMC_BASE__INST2_SEG2                       0x00426000
    1440. 

  1440. #define UMC_BASE__INST2_SEG3                       0
    1441. 

  1441. #define UMC_BASE__INST2_SEG4                       0
    1442. 

  1442. #define UMC_BASE__INST2_SEG5                       0
    1443. 

  1443. 

  1444. #define UMC_BASE__INST3_SEG0                       0x00013320
    1445. 

  1445. #define UMC_BASE__INST3_SEG1                       0x000D4000
    1446. 

  1446. #define UMC_BASE__INST3_SEG2                       0x00426400
    1447. 

  1447. #define UMC_BASE__INST3_SEG3                       0
    1448. 

  1448. #define UMC_BASE__INST3_SEG4                       0
    1449. 

  1449. #define UMC_BASE__INST3_SEG5                       0
    1450. 

  1450. 

  1451. #define UMC_BASE__INST4_SEG0                       0x00013340
    1452. 

  1452. #define UMC_BASE__INST4_SEG1                       0x00114000
    1453. 

  1453. #define UMC_BASE__INST4_SEG2                       0x00426800
    1454. 

  1454. #define UMC_BASE__INST4_SEG3                       0
    1455. 

  1455. #define UMC_BASE__INST4_SEG4                       0
    1456. 

  1456. #define UMC_BASE__INST4_SEG5                       0
    1457. 

  1457. 

  1458. #define UMC_BASE__INST5_SEG0                       0x00013360
    1459. 

  1459. #define UMC_BASE__INST5_SEG1                       0x00154000
    1460. 

  1460. #define UMC_BASE__INST5_SEG2                       0x00426C00
    1461. 

  1461. #define UMC_BASE__INST5_SEG3                       0
    1462. 

  1462. #define UMC_BASE__INST5_SEG4                       0
    1463. 

  1463. #define UMC_BASE__INST5_SEG5                       0
    1464. 

  1464. 

  1465. #define UMC_BASE__INST6_SEG0                       0x00013380
    1466. 

  1466. #define UMC_BASE__INST6_SEG1                       0x00194000
    1467. 

  1467. #define UMC_BASE__INST6_SEG2                       0x00427000
    1468. 

  1468. #define UMC_BASE__INST6_SEG3                       0
    1469. 

  1469. #define UMC_BASE__INST6_SEG4                       0
    1470. 

  1470. #define UMC_BASE__INST6_SEG5                       0
    1471. 

  1471. 

  1472. #define UMC_BASE__INST7_SEG0                       0x000133A0
    1473. 

  1473. #define UMC_BASE__INST7_SEG1                       0x001D4000
    1474. 

  1474. #define UMC_BASE__INST7_SEG2                       0x00427400
    1475. 

  1475. #define UMC_BASE__INST7_SEG3                       0
    1476. 

  1476. #define UMC_BASE__INST7_SEG4                       0
    1477. 

  1477. #define UMC_BASE__INST7_SEG5                       0
    1478. 

  1478. 

  1479. #define UVD_BASE__INST0_SEG0                       0x00007800
    1480. 

  1480. #define UVD_BASE__INST0_SEG1                       0x00007E00
    1481. 

  1481. #define UVD_BASE__INST0_SEG2                       0x00012180
    1482. 

  1482. #define UVD_BASE__INST0_SEG3                       0x00403000
    1483. 

  1483. #define UVD_BASE__INST0_SEG4                       0
    1484. 

  1484. #define UVD_BASE__INST0_SEG5                       0
    1485. 

  1485. 

  1486. #define UVD_BASE__INST1_SEG0                       0x00007A00
    1487. 

  1487. #define UVD_BASE__INST1_SEG1                       0x00009000
    1488. 

  1488. #define UVD_BASE__INST1_SEG2                       0x000136E0
    1489. 

  1489. #define UVD_BASE__INST1_SEG3                       0x0042DC00
    1490. 

  1490. #define UVD_BASE__INST1_SEG4                       0
    1491. 

  1491. #define UVD_BASE__INST1_SEG5                       0
    1492. 

  1492. 

  1493. #define UVD_BASE__INST2_SEG0                       0
    1494. 

  1494. #define UVD_BASE__INST2_SEG1                       0
    1495. 

  1495. #define UVD_BASE__INST2_SEG2                       0
    1496. 

  1496. #define UVD_BASE__INST2_SEG3                       0
    1497. 

  1497. #define UVD_BASE__INST2_SEG4                       0
    1498. 

  1498. #define UVD_BASE__INST2_SEG5                       0
    1499. 

  1499. 

  1500. #define UVD_BASE__INST3_SEG0                       0
    1501. 

  1501. #define UVD_BASE__INST3_SEG1                       0
    1502. 

  1502. #define UVD_BASE__INST3_SEG2                       0
    1503. 

  1503. #define UVD_BASE__INST3_SEG3                       0
    1504. 

  1504. #define UVD_BASE__INST3_SEG4                       0
    1505. 

  1505. #define UVD_BASE__INST3_SEG5                       0
    1506. 

  1506. 

  1507. #define UVD_BASE__INST4_SEG0                       0
    1508. 

  1508. #define UVD_BASE__INST4_SEG1                       0
    1509. 

  1509. #define UVD_BASE__INST4_SEG2                       0
    1510. 

  1510. #define UVD_BASE__INST4_SEG3                       0
    1511. 

  1511. #define UVD_BASE__INST4_SEG4                       0
    1512. 

  1512. #define UVD_BASE__INST4_SEG5                       0
    1513. 

  1513. 

  1514. #define UVD_BASE__INST5_SEG0                       0
    1515. 

  1515. #define UVD_BASE__INST5_SEG1                       0
    1516. 

  1516. #define UVD_BASE__INST5_SEG2                       0
    1517. 

  1517. #define UVD_BASE__INST5_SEG3                       0
    1518. 

  1518. #define UVD_BASE__INST5_SEG4                       0
    1519. 

  1519. #define UVD_BASE__INST5_SEG5                       0
    1520. 

  1520. 

  1521. #define UVD_BASE__INST6_SEG0                       0
    1522. 

  1522. #define UVD_BASE__INST6_SEG1                       0
    1523. 

  1523. #define UVD_BASE__INST6_SEG2                       0
    1524. 

  1524. #define UVD_BASE__INST6_SEG3                       0
    1525. 

  1525. #define UVD_BASE__INST6_SEG4                       0
    1526. 

  1526. #define UVD_BASE__INST6_SEG5                       0
    1527. 

  1527. 

  1528. #define UVD_BASE__INST7_SEG0                       0
    1529. 

  1529. #define UVD_BASE__INST7_SEG1                       0
    1530. 

  1530. #define UVD_BASE__INST7_SEG2                       0
    1531. 

  1531. #define UVD_BASE__INST7_SEG3                       0
    1532. 

  1532. #define UVD_BASE__INST7_SEG4                       0
    1533. 

  1533. #define UVD_BASE__INST7_SEG5                       0
    1534. 

  1534. 

  1535. #define DBGU_IO_BASE__INST0_SEG0                   0x000001E0
    1536. 

  1536. #define DBGU_IO_BASE__INST0_SEG1                   0x000125A0
    1537. 

  1537. #define DBGU_IO_BASE__INST0_SEG2                   0x0040B400
    1538. 

  1538. #define DBGU_IO_BASE__INST0_SEG3                   0
    1539. 

  1539. #define DBGU_IO_BASE__INST0_SEG4                   0
    1540. 

  1540. #define DBGU_IO_BASE__INST0_SEG5                   0
    1541. 

  1541. 

  1542. #define DBGU_IO_BASE__INST1_SEG0                   0
    1543. 

  1543. #define DBGU_IO_BASE__INST1_SEG1                   0
    1544. 

  1544. #define DBGU_IO_BASE__INST1_SEG2                   0
    1545. 

  1545. #define DBGU_IO_BASE__INST1_SEG3                   0
    1546. 

  1546. #define DBGU_IO_BASE__INST1_SEG4                   0
    1547. 

  1547. #define DBGU_IO_BASE__INST1_SEG5                   0
    1548. 

  1548. 

  1549. #define DBGU_IO_BASE__INST2_SEG0                   0
    1550. 

  1550. #define DBGU_IO_BASE__INST2_SEG1                   0
    1551. 

  1551. #define DBGU_IO_BASE__INST2_SEG2                   0
    1552. 

  1552. #define DBGU_IO_BASE__INST2_SEG3                   0
    1553. 

  1553. #define DBGU_IO_BASE__INST2_SEG4                   0
    1554. 

  1554. #define DBGU_IO_BASE__INST2_SEG5                   0
    1555. 

  1555. 

  1556. #define DBGU_IO_BASE__INST3_SEG0                   0
    1557. 

  1557. #define DBGU_IO_BASE__INST3_SEG1                   0
    1558. 

  1558. #define DBGU_IO_BASE__INST3_SEG2                   0
    1559. 

  1559. #define DBGU_IO_BASE__INST3_SEG3                   0
    1560. 

  1560. #define DBGU_IO_BASE__INST3_SEG4                   0
    1561. 

  1561. #define DBGU_IO_BASE__INST3_SEG5                   0
    1562. 

  1562. 

  1563. #define DBGU_IO_BASE__INST4_SEG0                   0
    1564. 

  1564. #define DBGU_IO_BASE__INST4_SEG1                   0
    1565. 

  1565. #define DBGU_IO_BASE__INST4_SEG2                   0
    1566. 

  1566. #define DBGU_IO_BASE__INST4_SEG3                   0
    1567. 

  1567. #define DBGU_IO_BASE__INST4_SEG4                   0
    1568. 

  1568. #define DBGU_IO_BASE__INST4_SEG5                   0
    1569. 

  1569. 

  1570. #define DBGU_IO_BASE__INST5_SEG0                   0
    1571. 

  1571. #define DBGU_IO_BASE__INST5_SEG1                   0
    1572. 

  1572. #define DBGU_IO_BASE__INST5_SEG2                   0
    1573. 

  1573. #define DBGU_IO_BASE__INST5_SEG3                   0
    1574. 

  1574. #define DBGU_IO_BASE__INST5_SEG4                   0
    1575. 

  1575. #define DBGU_IO_BASE__INST5_SEG5                   0
    1576. 

  1576. 

  1577. #define DBGU_IO_BASE__INST6_SEG0                   0
    1578. 

  1578. #define DBGU_IO_BASE__INST6_SEG1                   0
    1579. 

  1579. #define DBGU_IO_BASE__INST6_SEG2                   0
    1580. 

  1580. #define DBGU_IO_BASE__INST6_SEG3                   0
    1581. 

  1581. #define DBGU_IO_BASE__INST6_SEG4                   0
    1582. 

  1582. #define DBGU_IO_BASE__INST6_SEG5                   0
    1583. 

  1583. 

  1584. #define DBGU_IO_BASE__INST7_SEG0                   0
    1585. 

  1585. #define DBGU_IO_BASE__INST7_SEG1                   0
    1586. 

  1586. #define DBGU_IO_BASE__INST7_SEG2                   0
    1587. 

  1587. #define DBGU_IO_BASE__INST7_SEG3                   0
    1588. 

  1588. #define DBGU_IO_BASE__INST7_SEG4                   0
    1589. 

  1589. #define DBGU_IO_BASE__INST7_SEG5                   0
    1590. 

  1590. 

  1591. #define RSMU_BASE__INST0_SEG0                   0x00012000
    1592. 

  1592. #define RSMU_BASE__INST0_SEG1                   0
    1593. 

  1593. #define RSMU_BASE__INST0_SEG2                   0
    1594. 

  1594. #define RSMU_BASE__INST0_SEG3                   0
    1595. 

  1595. #define RSMU_BASE__INST0_SEG4                   0
    1596. 

  1596. #define RSMU_BASE__INST0_SEG5                   0
    1597. 

  1597. 

  1598. #define RSMU_BASE__INST1_SEG0                   0
    1599. 

  1599. #define RSMU_BASE__INST1_SEG1                   0
    1600. 

  1600. #define RSMU_BASE__INST1_SEG2                   0
    1601. 

  1601. #define RSMU_BASE__INST1_SEG3                   0
    1602. 

  1602. #define RSMU_BASE__INST1_SEG4                   0
    1603. 

  1603. #define RSMU_BASE__INST1_SEG5                   0
    1604. 

  1604. 

  1605. #define RSMU_BASE__INST2_SEG0                   0
    1606. 

  1606. #define RSMU_BASE__INST2_SEG1                   0
    1607. 

  1607. #define RSMU_BASE__INST2_SEG2                   0
    1608. 

  1608. #define RSMU_BASE__INST2_SEG3                   0
    1609. 

  1609. #define RSMU_BASE__INST2_SEG4                   0
    1610. 

  1610. #define RSMU_BASE__INST2_SEG5                   0
    1611. 

  1611. 

  1612. #define RSMU_BASE__INST3_SEG0                   0
    1613. 

  1613. #define RSMU_BASE__INST3_SEG1                   0
    1614. 

  1614. #define RSMU_BASE__INST3_SEG2                   0
    1615. 

  1615. #define RSMU_BASE__INST3_SEG3                   0
    1616. 

  1616. #define RSMU_BASE__INST3_SEG4                   0
    1617. 

  1617. #define RSMU_BASE__INST3_SEG5                   0
    1618. 

  1618. 

  1619. #define RSMU_BASE__INST4_SEG0                   0
    1620. 

  1620. #define RSMU_BASE__INST4_SEG1                   0
    1621. 

  1621. #define RSMU_BASE__INST4_SEG2                   0
    1622. 

  1622. #define RSMU_BASE__INST4_SEG3                   0
    1623. 

  1623. #define RSMU_BASE__INST4_SEG4                   0
    1624. 

  1624. #define RSMU_BASE__INST4_SEG5                   0
    1625. 

  1625. 

  1626. #define RSMU_BASE__INST5_SEG0                   0
    1627. 

  1627. #define RSMU_BASE__INST5_SEG1                   0
    1628. 

  1628. #define RSMU_BASE__INST5_SEG2                   0
    1629. 

  1629. #define RSMU_BASE__INST5_SEG3                   0
    1630. 

  1630. #define RSMU_BASE__INST5_SEG4                   0
    1631. 

  1631. #define RSMU_BASE__INST5_SEG5                   0
    1632. 

  1632. 

  1633. #define RSMU_BASE__INST6_SEG0                   0
    1634. 

  1634. #define RSMU_BASE__INST6_SEG1                   0
    1635. 

  1635. #define RSMU_BASE__INST6_SEG2                   0
    1636. 

  1636. #define RSMU_BASE__INST6_SEG3                   0
    1637. 

  1637. #define RSMU_BASE__INST6_SEG4                   0
    1638. 

  1638. #define RSMU_BASE__INST6_SEG5                   0
    1639. 

  1639. 

  1640. #define RSMU_BASE__INST7_SEG0                   0
    1641. 

  1641. #define RSMU_BASE__INST7_SEG1                   0
    1642. 

  1642. #define RSMU_BASE__INST7_SEG2                   0
    1643. 

  1643. #define RSMU_BASE__INST7_SEG3                   0
    1644. 

  1644. #define RSMU_BASE__INST7_SEG4                   0
    1645. 

  1645. #define RSMU_BASE__INST7_SEG5                   0
    1646. 

  1646. 

  1647. 

  1648. #endif
    1649.