pinctrl-mt7620.c 4.9 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137
  1. // SPDX-License-Identifier: GPL-2.0-only
  2. #include <linux/module.h>
  3. #include <linux/platform_device.h>
  4. #include <linux/of.h>
  5. #include "pinctrl-mtmips.h"
  6. #define MT7620_GPIO_MODE_UART0_SHIFT 2
  7. #define MT7620_GPIO_MODE_UART0_MASK 0x7
  8. #define MT7620_GPIO_MODE_UART0(x) ((x) << MT7620_GPIO_MODE_UART0_SHIFT)
  9. #define MT7620_GPIO_MODE_UARTF 0x0
  10. #define MT7620_GPIO_MODE_PCM_UARTF 0x1
  11. #define MT7620_GPIO_MODE_PCM_I2S 0x2
  12. #define MT7620_GPIO_MODE_I2S_UARTF 0x3
  13. #define MT7620_GPIO_MODE_PCM_GPIO 0x4
  14. #define MT7620_GPIO_MODE_GPIO_UARTF 0x5
  15. #define MT7620_GPIO_MODE_GPIO_I2S 0x6
  16. #define MT7620_GPIO_MODE_GPIO 0x7
  17. #define MT7620_GPIO_MODE_NAND 0
  18. #define MT7620_GPIO_MODE_SD 1
  19. #define MT7620_GPIO_MODE_ND_SD_GPIO 2
  20. #define MT7620_GPIO_MODE_ND_SD_MASK 0x3
  21. #define MT7620_GPIO_MODE_ND_SD_SHIFT 18
  22. #define MT7620_GPIO_MODE_PCIE_RST 0
  23. #define MT7620_GPIO_MODE_PCIE_REF 1
  24. #define MT7620_GPIO_MODE_PCIE_GPIO 2
  25. #define MT7620_GPIO_MODE_PCIE_MASK 0x3
  26. #define MT7620_GPIO_MODE_PCIE_SHIFT 16
  27. #define MT7620_GPIO_MODE_WDT_RST 0
  28. #define MT7620_GPIO_MODE_WDT_REF 1
  29. #define MT7620_GPIO_MODE_WDT_GPIO 2
  30. #define MT7620_GPIO_MODE_WDT_MASK 0x3
  31. #define MT7620_GPIO_MODE_WDT_SHIFT 21
  32. #define MT7620_GPIO_MODE_MDIO 0
  33. #define MT7620_GPIO_MODE_MDIO_REFCLK 1
  34. #define MT7620_GPIO_MODE_MDIO_GPIO 2
  35. #define MT7620_GPIO_MODE_MDIO_MASK 0x3
  36. #define MT7620_GPIO_MODE_MDIO_SHIFT 7
  37. #define MT7620_GPIO_MODE_I2C 0
  38. #define MT7620_GPIO_MODE_UART1 5
  39. #define MT7620_GPIO_MODE_RGMII1 9
  40. #define MT7620_GPIO_MODE_RGMII2 10
  41. #define MT7620_GPIO_MODE_SPI 11
  42. #define MT7620_GPIO_MODE_SPI_REF_CLK 12
  43. #define MT7620_GPIO_MODE_WLED 13
  44. #define MT7620_GPIO_MODE_JTAG 15
  45. #define MT7620_GPIO_MODE_EPHY 15
  46. #define MT7620_GPIO_MODE_PA 20
  47. static struct mtmips_pmx_func i2c_grp[] = { FUNC("i2c", 0, 1, 2) };
  48. static struct mtmips_pmx_func spi_grp[] = { FUNC("spi", 0, 3, 4) };
  49. static struct mtmips_pmx_func uartlite_grp[] = { FUNC("uartlite", 0, 15, 2) };
  50. static struct mtmips_pmx_func mdio_grp[] = {
  51. FUNC("mdio", MT7620_GPIO_MODE_MDIO, 22, 2),
  52. FUNC("refclk", MT7620_GPIO_MODE_MDIO_REFCLK, 22, 2),
  53. };
  54. static struct mtmips_pmx_func rgmii1_grp[] = { FUNC("rgmii1", 0, 24, 12) };
  55. static struct mtmips_pmx_func refclk_grp[] = { FUNC("spi refclk", 0, 37, 3) };
  56. static struct mtmips_pmx_func ephy_grp[] = { FUNC("ephy", 0, 40, 5) };
  57. static struct mtmips_pmx_func rgmii2_grp[] = { FUNC("rgmii2", 0, 60, 12) };
  58. static struct mtmips_pmx_func wled_grp[] = { FUNC("wled", 0, 72, 1) };
  59. static struct mtmips_pmx_func pa_grp[] = { FUNC("pa", 0, 18, 4) };
  60. static struct mtmips_pmx_func uartf_grp[] = {
  61. FUNC("uartf", MT7620_GPIO_MODE_UARTF, 7, 8),
  62. FUNC("pcm uartf", MT7620_GPIO_MODE_PCM_UARTF, 7, 8),
  63. FUNC("pcm i2s", MT7620_GPIO_MODE_PCM_I2S, 7, 8),
  64. FUNC("i2s uartf", MT7620_GPIO_MODE_I2S_UARTF, 7, 8),
  65. FUNC("pcm gpio", MT7620_GPIO_MODE_PCM_GPIO, 11, 4),
  66. FUNC("gpio uartf", MT7620_GPIO_MODE_GPIO_UARTF, 7, 4),
  67. FUNC("gpio i2s", MT7620_GPIO_MODE_GPIO_I2S, 7, 4),
  68. };
  69. static struct mtmips_pmx_func wdt_grp[] = {
  70. FUNC("wdt rst", 0, 17, 1),
  71. FUNC("wdt refclk", 0, 17, 1),
  72. };
  73. static struct mtmips_pmx_func pcie_rst_grp[] = {
  74. FUNC("pcie rst", MT7620_GPIO_MODE_PCIE_RST, 36, 1),
  75. FUNC("pcie refclk", MT7620_GPIO_MODE_PCIE_REF, 36, 1)
  76. };
  77. static struct mtmips_pmx_func nd_sd_grp[] = {
  78. FUNC("nand", MT7620_GPIO_MODE_NAND, 45, 15),
  79. FUNC("sd", MT7620_GPIO_MODE_SD, 47, 13)
  80. };
  81. static struct mtmips_pmx_group mt7620a_pinmux_data[] = {
  82. GRP("i2c", i2c_grp, 1, MT7620_GPIO_MODE_I2C),
  83. GRP("uartf", uartf_grp, MT7620_GPIO_MODE_UART0_MASK,
  84. MT7620_GPIO_MODE_UART0_SHIFT),
  85. GRP("spi", spi_grp, 1, MT7620_GPIO_MODE_SPI),
  86. GRP("uartlite", uartlite_grp, 1, MT7620_GPIO_MODE_UART1),
  87. GRP_G("wdt", wdt_grp, MT7620_GPIO_MODE_WDT_MASK,
  88. MT7620_GPIO_MODE_WDT_GPIO, MT7620_GPIO_MODE_WDT_SHIFT),
  89. GRP_G("mdio", mdio_grp, MT7620_GPIO_MODE_MDIO_MASK,
  90. MT7620_GPIO_MODE_MDIO_GPIO, MT7620_GPIO_MODE_MDIO_SHIFT),
  91. GRP("rgmii1", rgmii1_grp, 1, MT7620_GPIO_MODE_RGMII1),
  92. GRP("spi refclk", refclk_grp, 1, MT7620_GPIO_MODE_SPI_REF_CLK),
  93. GRP_G("pcie", pcie_rst_grp, MT7620_GPIO_MODE_PCIE_MASK,
  94. MT7620_GPIO_MODE_PCIE_GPIO, MT7620_GPIO_MODE_PCIE_SHIFT),
  95. GRP_G("nd_sd", nd_sd_grp, MT7620_GPIO_MODE_ND_SD_MASK,
  96. MT7620_GPIO_MODE_ND_SD_GPIO, MT7620_GPIO_MODE_ND_SD_SHIFT),
  97. GRP("rgmii2", rgmii2_grp, 1, MT7620_GPIO_MODE_RGMII2),
  98. GRP("wled", wled_grp, 1, MT7620_GPIO_MODE_WLED),
  99. GRP("ephy", ephy_grp, 1, MT7620_GPIO_MODE_EPHY),
  100. GRP("pa", pa_grp, 1, MT7620_GPIO_MODE_PA),
  101. { 0 }
  102. };
  103. static int mt7620_pinctrl_probe(struct platform_device *pdev)
  104. {
  105. return mtmips_pinctrl_init(pdev, mt7620a_pinmux_data);
  106. }
  107. static const struct of_device_id mt7620_pinctrl_match[] = {
  108. { .compatible = "ralink,mt7620-pinctrl" },
  109. { .compatible = "ralink,rt2880-pinmux" },
  110. {}
  111. };
  112. MODULE_DEVICE_TABLE(of, mt7620_pinctrl_match);
  113. static struct platform_driver mt7620_pinctrl_driver = {
  114. .probe = mt7620_pinctrl_probe,
  115. .driver = {
  116. .name = "mt7620-pinctrl",
  117. .of_match_table = mt7620_pinctrl_match,
  118. },
  119. };
  120. static int __init mt7620_pinctrl_init(void)
  121. {
  122. return platform_driver_register(&mt7620_pinctrl_driver);
  123. }
  124. core_initcall_sync(mt7620_pinctrl_init);